研究多晶硅薄膜有什么意义4篇

篇一：研究多晶硅薄膜有什么意义篇二：研究多晶硅薄膜有什么意义

　　

　　.

　　硕士学位论文

　　（工程硕士）

　　对多晶硅纳米薄膜电学修正特性的研究

　　RESEARCHONELECTRICALTRIMMINGCHARACTERISTICSPROPERTIESOFPOLYSILICONNANOFILMS

　　吴璇

　　2010年6月

　　word版本.

　　.

　　国图书分类号：TN432学校代码：10213国际图书分类号：621.3.049.774密级：公开

　　硕士学位论文

　　(工程硕士)

　　对多晶硅纳米薄膜电学修正特性的研究

　　硕士研究生：

　　吴璇

　　导师：

　　晓为

　　教授

　　申请学位级别：

　　工程硕士

　　学科、专业：

　　微电子学与固体电子学

　　所在单位：

　　微电子科学与技术系

　　答辩日期：

　　2010年6月

　　授予学位单位：

　　工业大学

　　word版本.

　　.

　　ClassifiedIndex:TN432U.D.C.:621.3.049.774ADissertationfortheMaster"sDegreeofEngineering

　　RESEARCHONELECTRICALTRIMMINGCHARACTERISTICSPROPERTIESOFPOLYSILICONNANOFILMS

　　Candidate：

　　Supervisor：

　　Academicfor：

　　DegreeWuxuan

　　Prof.liuxiaowei

　　AppliedMasterofEngineering

　　MicroelectronicsandSolid-StateElectronics

　　DepartmentofmicroelectronicScienceandtechnologyJune,201HarbinInstituteofSpeciality：

　　Affiliation：

　　DateofDefence：

　　Degree-Conferring-word版本.

　　.

　　Institution：

　　Technology

　　word版本.

　　.

　　摘

　　要

　　多晶硅纳米膜凭借其优良的压阻特性及温度稳定性可广泛应用于压阻式传感器。为了提高封装之后电阻的匹配性，必须对电阻进行修正。而电学修正是一种有效的电阻修正方式。因此本课题主要研究多晶硅纳米薄膜的电学修正特性。

　　样品的制备，利用LPCVD的方法在表面有热二氧化硅的衬底上淀积不同膜厚，不同掺杂浓度和不同淀积温度的多晶硅纳米薄膜。用扫描电镜，X射线衍射仪和透射电子显微镜对多晶硅纳米薄膜进行表征，分析晶粒的微观结构。然后通过施加高于阈值电流密度的直流电对不同淀积温度，不同膜厚以及不同掺杂浓度对多晶硅纳米薄膜电学修正特性进行测试并分析电学修正对压阻特性以及温度特性的影响。

　　本文建立填隙原子空位（IV）对模型，这种模型认为电学修正现象是在大电流激励下，产生焦耳热使晶界处IV对发生重结晶。基于IV对模型本文还建立了填隙原子空位对模型，它可以很好的解释电学修正现象。

　　实验结果表明随着掺杂浓度的提高，电学修正的精度不断提高而修正速率却有所减小；直接淀积的PSNFs比重结晶的PSNFs修正精度和稳定性好，因此通过优化淀积温度可以减少晶粒间界的无定形态，从而改善PSNFs的电学特性。因此研究电学修正技术对于封装后的调阻有十分重要的意义。

　　本文通过实验和理论的分析，找到应用于压阻式压力传感器的最合适的工艺参数，即多晶硅纳米薄膜的膜厚为90nm，掺杂浓度3.0×1020cm-3，淀积温度为620℃。

　　关键词：多晶硅纳米薄膜；电学修正；填隙原子模型；淀积温度；掺杂浓度

　　word版本.

　　.

　　AbstractDuetotheirfavorablepiezoresistivepropertiesandgoodtemperaturestability,polysiliconnanofilmshavebeenappliedinpiezoresistivesensingdevices.Inordertoimprovetheresistancematchingofsensorsafterfabrication,itisnecessarytoperformresistortrimming.Theelectricaltrimmingisaneffectivemethodofcorrectingresistanceerrorandmismatch.Therefore,inthispaper,westudytheelectricaltrimmingcharacteristicsofpolysiliconnanofilm(PSNF)resistors.Forthesamplepreparation,PSNFweredepositedonthermallyoxidizedSisubstratesbyLowPressureChemicalVaporDeposition(LPCVD).PSNFsweredopedheavilyatdifferentdosesbyboronion-implantationanddepositedatdifferenttemperatureanddepositedatdifferentthicknesses.ThemicrostructureofPSNFwascharacterizedbyscanningelectronmicroscope(SEM),X-raydiffraction(XRD)andtransmissionelectronmicroscope(TEM).ThentheresistancechangesoftrimmedresistorsweremeasuredafteraseriesofincrementalDCcurrenthigherthanthethresholdcurrentdensityisapplied.UsethismethodtestthePSNFswithdifferentdopingconcentrations,differentthicknessesanddifferentdepositiontemperature.Thenwewillanalyzetheinfluenceofelectricaltrimmingcharacteristicstopiezoresistivecharacteristicsaswellastemperaturecharacteristics.Inthispaper,weestablishinterstitial-vacancy(IV)model,itisconsideredthatthephenomenonofelectricaltrimmingisduetoword版本.

　　.

　　therecombinationofIVpairsatgrainboundariesundertheenergyexcitationofJouleheatgeneratedbyhighcurrentconduction.Basedonthemodel,thephenomenonofelectricaltrimmingwillbeexplainedelectricityTheexperimentalresultsindicatethatelevatingdopingconcentrationcanimprovethetrimmingaccuracyanddecreasethetrimmingrate;thetrimmingaccuracyandstabilityofdirectlydepositedPSNFsaresuperiortotherecrystallizedones.So,itisgainedthatreducingamorphousphasesatgrainboundariesbyoptimizingdepositiontemperaturecanimproveETcharacteristicsofPSNFs.Therefore,itisimportanttostudyelectricaltrimmingafterdevicepackaging.Throughtheexperimentandthetheoryanalysis,wecanfoundthemostappropriateparameterappliesinpiezoresistivesensingdevices.Theseparameteristhat:thethicknessofPSNFsis90nm,thedopingdensityis3.0×1020cm-3andthedepositiontemperatureis620℃.

　　Keywords:polysiliconnanofilm,electricaltrimming,interstitial-vacancymodel,depositiontemperature,dopingconcentrations

　　word版本.

　　.

　　目

　　录

　　摘

　　要

　　...........................................................I

　　Abstract

　　..........................................................II

　　第1章

　　绪论

　　........................................................11.1课题来源及研究意义

　　...........................................11.2国外的研究状况

　　...............................................21.2.1国外研究状况

　　.............................................21.2.2国研究状况

　　...............................................1.3本课题主要研究的容

　　...........................................第2章

　　多晶硅纳米薄膜的制备工艺...................................2.1薄膜制备工艺的发展与比较....................................2.1.1淀积工艺

　　.................................................2.1.2退火工艺

　　................................................122.1.3掺杂工艺

　　................................................122.2多晶硅纳米薄膜的制备工艺

　　....................................132.2.1不同厚度的多晶硅纳米薄膜的制备

　　..........................132.2.2不同掺杂浓度的多晶硅纳米薄膜的制备.....................142.2.3不同淀积温度下多晶硅纳米薄膜的制备.....................142.3版图的设计

　　..................................................152.4薄膜电阻的制备工艺流程.....................................12.5本章小结

　　....................................................1第3章

　　多晶硅纳米薄膜微观结构的表征与测试方法的研究

　　..............23.1多晶硅纳米薄膜的微观表征...................................23.1.1不同厚度多晶硅纳米薄膜的微观表征.......................23.1.2不同掺杂浓度多晶硅纳米薄膜的微观表征

　　...................223.1.3不同淀积温度多晶硅纳米薄膜的微观表征

　　...................233.2多晶硅纳米薄的测试方法.....................................253.2.1多晶硅纳米薄膜电学修正的测试方法.......................253.2.2温度特性的测试方法.....................................25word版本.

　　.

　　3.2.3压阻特性的测试方法.....................................253.3本章小结

　　....................................................2第4章

　　多晶硅纳米薄膜电学修正特性的测试结果与理论分析

　　............24.1填隙原子空位对模型的建立...................................24.1.1现有的多晶硅电学修正的理论模型.........................24.1.2填隙原子空位对模型的建立...............................34.2测试结果与理论分析

　　..........................................324.2.1膜厚对多晶硅薄膜电阻的电学修正特性的影响

　　...............324.2.2掺杂浓度对多晶硅薄膜电阻的电学修正特性的影响

　　............344.2.3淀积温度对多晶硅薄膜电阻的电学修正特性的影响

　　............364.2.4电学修正对压阻特性以及温度特性的影响

　　...................34.3本章小结

　　....................................................41结

　　论

　　............................................................42参考文献

　　..........................................................43工业大学硕士学位论文原创性声明...................................4工业大学硕士学位论文使用授权书...................................4致

　　..............................................................4word版本.

　　.

　　第1章

　　绪论

　　1.1课题来源及研究意义

　　本课题源自国家自然科学基金资助的项目“多晶硅纳米薄膜压力传感器”研究的一个部分。自从1954年贝尔实验室发现了半导体的压阻效应之后，就引起了很多关于压阻特性和压阻器件的研究，随之产生了利用压阻效应研制的半导体器件，而压阻式压力传感器就是其典型的代表之一。这类传感器具有频率响应高，适于动态测量；体积小，适于微型化；精度高；灵敏高，比金属应变计高出很多倍，无活动部件，可靠性高，能工作于振动、冲击、腐蚀、强干扰等恶劣环境中等优点。因此，近年来压阻式压力传感器的研究备受人们关注[1]。而压阻式压力传感器中十分重要的部分就是桥臂电阻，其电阻变化量为千分之几，即只有几欧姆，因此电阻的精度会直接影响压阻式压力传感器的性能，稳定性以及可靠性，所以提高电阻精度可以很大程度的提升压阻式压力传感器的各项性能指标。

　　本课题是用多晶硅纳米薄膜作为惠更斯电桥的桥臂电阻，用电学修正的方法来提高电阻的精度，以此来提高传感器的可靠性和稳定性。多晶硅纳米薄膜属于纳米材料的畴。纳米材料具有许多独特、优异的光学，磁学，热学以及力学方面的性能[2]。而纳米技术是当今科技发展中最活跃的领域之一，包括纳米物理学、纳米材料学、纳米测量学、纳米加工学等。这些学科的发展将使许多领域产生突破性的进展。对于多晶硅薄膜材料特性的研究可以追溯到二十世纪五十年代[3]，而对多晶硅纳米薄膜材料的研究却很少，工业大学MEMS中心对重掺杂的多晶硅纳米膜进行了研究，发现重掺杂的多晶硅纳米薄膜有良好的压阻特性（应变系数>30）和优越的温度稳定性，这使得多晶硅纳米薄膜成为一种极具前景的压阻材料[4-6]，因此多晶硅纳米薄膜在压阻式压力传感器方面的应用也有巨大的前景。

　　对于惠更斯电桥结构的压阻式传感器，桥臂电阻的匹配性直接影响传感器的性能及成品率，因此为了提高传感器的性能，就要尽量使电阻值达到设计要求。但是由工艺误差的存在，电阻通常偏离设计值。而电阻的偏离通常是由于在生产过程中电阻的倾斜，边界效应和局部变化而引起的，从而导致了薄膜厚度的起伏，掺杂浓度的改变和几何精确度的改变等。为了使器件的性能更加优越，因此需要在后期应用调阻技术对电阻进行修正。而本课题所要研究的就是通过电学修正特性来调整电阻，这对提高压阻式压力传感器的精度以及可靠性有着深远的意义和巨大的应用价值。

　　word版本.

　　.

　　1.2国外的研究状况

　　1.2.1国外研究状况

　　近年来国际上对于多晶硅的研究主要集中在薄膜的制备工艺上，而研究的目的是提高多晶硅薄膜的压阻系数以及降低其温度系数。而关于对多晶硅调阻的研究并不是很多。但是在制备电阻的过程中，特别是制备薄膜电阻，会产生较大的偏差，这会严重影响电阻的精度，使电阻阻值偏离设计的要求，从而直接影响压力传感器的精度。因此要想提高传感器的精度就必须使电阻值符合设计要求。所以研究调阻的方法是十分有必要的。

　　目前对电阻进行修正的方法主要有三种：即用齐纳二极管的击穿的方式对电阻进行调节，用激光进行调阻和用电学修正的特性来调整电阻。这三种方法各有其优缺点，但总的来说，激光调阻和齐纳二极管击穿的方式进行调阻是常规的调阻方式，但存在不足，而用电学修正的方式可以克服常规调阻方式的不足。

　　1.2.1.1用齐纳二极管的击穿来调节电阻：

　　用齐纳二级管击穿的方式是一种间接的调阻方式，它是通过在传导路径中加大的电流，使齐纳二极管选择性的短路，来改变电压，从而改变电阻[7]。其基本电路如图1-1所示。齐纳二极管的Z0到Zn是不导通的。通过选择性的对Z0到Zn短路来改变补偿电压（VOS），从而可以改变RR/RL的比值，改变电阻。

　　图1-1通过选择性的短路齐纳二极管来调整偏压

　　用齐纳击穿的方法，虽然可以对电路的电阻进行定量的修正，但修正电路占据了很大的面积，引起成本的增加和电路设计的复杂。这样会阻止产品大规模的生产和成本的降低。因此在调阻过程中这种方法用的很少。

　　word版本.

　　.

　　1.2.1.2用激光的方法对电阻进行修正

　　目前激光调阻是较常用的调阻方式[8]。激光可聚焦成很小的光斑，具有高精度、高效率、能量集中和无污染的特点，故加工时对邻近的元件热影响极小，易于用计算机控制，可以满足快速微调电阻使之达到精确的预定值的目的。因此这种方法被广泛使用。

　　其基本原理如图1-2所示，是将激光器发出的脉冲激光束聚焦成很小的光点，达到适当的能量密度，对薄膜电阻的导电体进行切割，使之膜层熔融、蒸发，以改变薄膜电阻导体的有效导电面积或有效导电长度，达到调整薄膜电阻单元阻值的目的，这是由蒸发和熔体移动共同作用的结果，即在光通量密度大的区域，薄膜汽化和蒸汽压力使熔体表面变形并流出作用区；在光通量密度小的区域，表面力起作用，使熔体产生移动。加工时将激光束聚焦在电阻薄膜上，将物质汽化。微调时首先对电阻进行测量，将数据传送给计算机，计算机根据预先设计好的修调方法指令光束定位器，使激光按一定路径切割电阻，直至阻值达到设定值为止[9]。

　　图1-2激光调阻的工作原理

　　在生产制造混合集成电路中，广泛的应用激光修正技术对厚膜导体（金属电阻）进行调阻。对于在AlN上的金属薄膜电阻，可以通过选择适当的开关频率，激光强度以及照射时间来进行修正。其电阻值可以控制在目标电阻的±0.3%，被修正的金属电阻的改变值少于5.5%[10]。

　　2002年激光修正技术可以完全与传统的COMS技术相兼容，这使得激光调阻技术可以在微电子模拟电路与混合电路中得到应用。激光修正技术使通过激光束来word版本.

　　.

　　融化一个硅的区域，在两个相邻的P-N结型二极管之间形成电子连接，从而制作一个电阻器件。这些电阻在一个自动化的系统中制作时间少于1秒，电阻的围可以从100欧到1兆欧，精度可达0.005%，并且这些电阻的温度系数可以接近零[11]。

　　2007年提出了一种新的分析方法，用这种方法可以得到薄膜电阻激光修正的模型。这种模型是基于电阻修正后相应分布区域的映射以及相应的复杂函数建立的。用这种模型可以得到很好的修正结果并且使用方便[12]。

　　激光修正的精度通常与激光刻蚀的路径有关，而通常的路径有I，L，U，Z型等。2008年，提出了一种新的任意的刻蚀路径（而不是常规L形的修正），应用于嵌入式电阻，这种方法可以得到更高的精度嵌入式电阻[13]。同年，激光修正技术应用于高精度DAC已被证实[14]。

　　激光微调精度高，芯片面积小，相对生产成本低，生产效率高（每小时可达十几万片），不需要增加生产步骤就能与实际的COMS加工相结合[15]。但是，由于局部加热产生了应力，导致了被修正电阻的不稳，很难达到小尺寸的单片集成电路高精度的要求。而且设备昂贵，对于过度修正不能恢复。因此激光调阻也存在着一定的局限性。

　　1.2.1.3电学修正

　　用电学修正特性来调节电阻可以克服上述的不足。它不需要昂贵的设备，只需要电流源就可以完成。多晶硅电阻不需要做成很大的尺寸就能得到很高的精度。而且在集成电路中重掺杂的多晶硅是常用的材料，因此用这种方法不需要改变现有的制造工艺[16]。电学修正的方法可以在封装之后完成，这样可以避免由于封装而引起电阻的改变，使电阻值与设计要求更加匹配。

　　1979年Amerniya等人开始研究重掺杂多晶硅的电学的电学修正的条件和特性。他们发现多晶硅电阻有一种重要的电学修正特性：当电流密度高于阈值时，其电阻减小。而当电流减小到阈值之下时，电阻就不再减小，而且这种电阻的减小是稳定的。用这种现象作为电学修正技术的基础。重掺杂的多晶硅电阻可以通过电学修正特性来改变电阻，但必须满足下面两个条件：(1)掺杂的浓度高于阈值，大约1?1020cm-3；(2)电流密度高于阈值，大约为1?106A/cm2。其基本特性如图1-3所示。但他们并没有完全说明其产生的机理[17]。

　　几年后Amemiya等人根据上述试验的结果进行了进一步研究，建立了在重掺杂多晶硅电阻中电流诱导电阻减小的基本机理的模型，但没能完全解释电学修正现象[18]。

　　word版本.

　　.

　　图1-3修正电流与电阻的关系

　　在此期间还应用了多晶硅的这种性质成功的制造出单片14位数模转换器。但其电阻的稳定性并不是很好。

　　1984年，多晶硅的这种性质已经在高精度的电阻修正技术中得到广泛应用。修正后电阻的稳定性问题也得到了解决。K.Kato等人发明了一种简单的技术叫ETR（excesstrimmingandrestoration)可以使电阻达到更高的稳定性。用这种方法可以使电阻在100℃时使用100年，稳定性达到0.01%。但由于制造工艺的限制，还没有达到这种稳定性。当电阻长期处于高温状态时，用重掺杂的方法对多晶硅电阻进行修正，电阻值会产生轻微的改变。而要得到高精度的电阻就要充分的抑制这种改变。电阻的恢复是由于在多晶硅层杂质的热扩散引起的。因为杂质扩散遵循扩散定律，电阻以一定的形式出现恢复。电阻恢复的形式为△R/R=Atα（A，α为常数，t为修正时间）。由于α的值小于1，那么在恢复的过程中，恢复的速率快速减小。这种特性在ETR技术中被应用，这样可以很大程度的改变修正电阻的稳定性。

　　在ETR技术中，修正过程包括两步：第一步让电阻过度修正，然后再恢复到要求的电阻值，其原理如图1-4所示；第二步，加上用稍低于前面步骤使用的反馈电流。过度修正的数值越大，修正电阻的稳定性越好。通过这种方法可以很好的提高电阻的稳定性[17]。

　　八十年代末，基于在晶粒边界物理和结构的改变又提出了一种电阻减小的模型。在晶粒边界处结构发生改变，导致在修正时产生大量的热，晶粒间形成更多紧密区域。这是由于分散中心的减小，悬挂键的减少，键角的舒松而引起的。在修正过程中，由于分散中心比有固定周期的晶粒碰撞更加频繁，因此最高的温度word版本.

　　.

　　出现在晶粒边界上。一旦到达了足够的焦耳热，在晶粒与晶粒的连接点将迅速融化。在凝固的过程中，晶粒作为再结晶过程的核，引起了固定的结构延伸，使其到达分散的晶粒边界区域。扩散层变薄导致电阻大幅度的减小，而且不能恢复。在晶粒界面相似的改进已经通过激光再结晶的方式在多晶硅薄膜得到证实了[19]。

　　图1-4过度修正和恢复过程的原理图

　　九十年代初，J.A.Babcock等人在前人的研究基础之上，发现了电阻修正的可逆性。他们发现用电学修正的方法来调节电阻是有周期性的，可以重复性的减小和恢复，这种特性对于制造高精密的电阻是有帮助的。随着脉冲修正电流的增加，电阻的减小，多晶硅电阻的温度系数出现周期性变化，如图1-5所示[20]。

　　图1-5多晶硅电阻修正与恢复周期

　　随后，K.Lahir等人用高电流脉冲来研究离子束溅射的多晶硅的电学修正特性。研究表明在小密度电流脉冲条件下，电阻宽度相同时，长的电阻比短的电阻修正的效果更好。在电流脉冲较大时，电阻修正率增加，但是修正量减少了。这种技术对修正单片多晶硅是有效的，而且没有任何的局部损伤[21]，word版本.

　　.

　　1995年，提出一种新的控制电阻减小和恢复的模型。他认为在不同的晶粒取向之间晶界作为负载缺陷的过渡区。在加入修正电流脉冲时，温度过高会导致多晶硅薄膜晶界不可逆的重建。掺杂剂的液相分离比可逆电阻的电阻改变小。电阻的恢复是由于在扩散过程中晶粒重新分布，导致在晶界散射中心的增加[22]。

　　1996年，k.kato等人通过实验验证了由于电学修正而引起的重掺杂多晶硅电阻的温度系数的改变与融化-分离模型相一致[23]。

　　2000年，电学修正的方法在多晶硅/锗化硅上的到应用[24]。

　　2007年电学修正特性应用于频率微调，这种方法与机械微调共同使用，使频率的精度到达2.6ppm.[25]

　　近年来电学修正技术应用的领域更加广泛。其中最典型就是在封装后用电学修正技术来调节石英谐振腔的谐振频率[26]。

　　通过上述的发展状况可以看出，国外对多晶硅的电学修正现象已经有了一定的研究。我们要在他们的研究基础上，借鉴他们研究的方法和手段，对多晶硅电学修正的性质进行进一步研究，特别是不同膜厚，不同掺杂浓度，不同淀积温度对电学修正特性的影响以及电学修正对压阻特性与温度特性的影响，找到合适的工艺参数，用来提高电阻的精度，从而提高传感器的性能。

　　1.2.2国研究状况

　　国对调阻技术的研究并不是很多，目前对激光调阻有一定的研究，而对电学修正的研究却很少。激光调阻（又叫激光微调）是利用激光可聚焦成很小的光斑，能量集中，有选择地气化部分材料来制造微电元件的一种方法，目前制造电阻、电容的方法往往达不到所要求的误差围。用激光对电阻、电容进行精密微调、加工时对邻近的元件热影响极小，不产生污染，易于计算机控制，具有速度快、效率高、可连续监控等优点。此外还有精度高、线性好和阻值不随时间变化的优点。按照电阻的调整方式可分为无源调阻(passivetrimming)和有源调阻(activetrimming)，亦称功能调阻(functiontrimming)。无源调阻是直接调整电阻的数值，使其达到标准值，即在基板与其他分立元件如无源片式元件和IC组件组装之前，将混合电路基板上的每个电阻调整到设计值；而有源调阻则是指在电路全部组装完后，根据调整电路输出参数调整电阻，只需对几个关键的电阻进行微调[27]。

　　激光在电阻膜上的扫描路径称为调阻图形，激光调阻精度与调阻图形有关。由于受激光束控制难易的影响，调阻图形为直线或直线的组合。综合精度、速度稳定性因素及激光束控制难易程度，一般采用L型调阻图形。垂直于电流方向的横向切割对阻值影响较大，称为粗调；平行于电流方向的纵向切割对阻值影响较word版本.

　　.

　　小，称为精调。合理确定粗、精调可提高调阻精度及稳定性[28]。

　　目前国激光微调技术广泛应用于厚、薄膜元件和电路的参数微调，包括电阻器、电容器和石英谐振腔等的参数调节，混合集成电路放大器、分压器、稳流器、数字模拟与模拟数字交换器、高频振荡器、运算放大器和石英压电设备等的功能调节，以及半导体集成电路的微调，它消除了影响多种集成电路精度的种种限制。由于激光光束能精确地定向、定位在最小尺寸区域，可以规定的形式及小的热作用区，可对薄膜元件进行精密单件微调。因加工中没有化学反应，可在大气中加工，实现激光加工过程的自动化，具有精度高、工艺简便和高效的特点[29]。但是用激光调阻的方法也存在一些不足，而其最大的缺点就是由于局部加热而产生应力，导致调整后阻值不稳定，所以在封装中的热处理可以改变修正的电阻值，从而降低了电阻的精度。

　　用电学修正特性来调整电阻可以有效的克服上述缺点，而且只需要对其施加电流就可以完成，因此成本很低，调整精度也很高。但国对电学修正特性的研究觉却很少，近年来已经对多晶硅纳米薄膜的特性开始研究，但主要研究的是多晶硅纳米薄膜的温度特性以及压阻特性等[30-32]，对多晶硅纳米薄膜电学修正特性对压阻特性以及温度特性影响的研究却没有。

　　1.3本课题主要研究的容

　　本课题的主要任务是结合国外科学工作者对电学修正特性实验和理论的研究，进一步对多晶硅纳米薄膜电学修正特性进行研究，测试并分析，不同膜厚，不同掺杂浓度，不同淀积温度对多晶硅纳米薄膜电学修正的影响，以及电学修正对压阻特性以及温度特性的影响，从而找出合适的工艺参数，应用于压阻式压力传感器，对提高传感器的精度和稳定性有深远的意义。

　　主要工作容可分为以下几部分：

　　(1)学习和掌握电学修正特性和基本原理。

　　(2)查阅相关文献，对其进行分析整理。

　　(3)制备不同淀积温度、不同膜厚、不同掺杂浓度的多晶硅纳米薄膜电阻。

　　(4)测试并分析淀积温度，膜厚以及掺杂浓度对电学修正特性的影响。

　　(5)测试并分析电学修正对压阻特性以及温度特性的影响。

　　(6)建立的理论模型，使测试结果与理论值相符，并对其结果进行深入分析，找到应用于压阻式压力传感器的最合适的工艺参数。

　　word版本.

　　.

　　第2章

　　多晶硅纳米薄膜的制备工艺

　　薄膜的制备技术对于测试多晶硅纳米薄膜的电学修正特性有着十分重要的用。薄膜的制备方法直接影响着薄膜电阻的均匀性，纯度，密度，结构的完整性，台阶覆盖率以及缺陷密度等。因此要选择合适的制备方法，获得质量优良的多晶硅纳米薄膜。本章主要介绍一些薄膜的制备方法，包括化学气相淀积，退火，掺杂等，再通过分析比较找到适合的工艺流程，制作实验样品。

　　2.1薄膜制备工艺的发展与比较

　　2.1.1淀积工艺

　　到目前为止，制备多晶硅薄膜方法很多，通常分为物理气相淀积与化学气相淀积。物理气相淀积包括真空蒸发镀膜、溅射镀膜、离子镀膜三大类。其他的淀积方式还包括：电化学淀积、化学气相淀积、分子束外延等。但化学气相淀积方法（ChemicalVaporDeposition，CVD）由于具有设备简单、生长过程参数易于控制、薄膜质量优良、重复性好、便于大规模生产等优点得到了广泛应用，尤其在集成电路制备薄膜时，成为一种重要的方法。

　　一般来说，化学气相淀积可分为两类，一类是分解反应淀积，它通常利用加热、等离子体、光辐照或其他能源使某些气态物质发生化学反应化合物加热分解，生成固态物质并淀积到经处理的固体衬底表面的一种方法；另一类是化学反应淀积，这种沉积方式是由两种或两种以上的气体物质在加热的基体表面上发生化学反应而沉积成固态膜层的方法。对于多晶硅，最常用的反应是硅烷（SiH4）的热分解或卤硅烷的氢还原反应。按照反应室气压的不同、温度的不同、能量供给方式的不同，CVD法可分为：常压化学气相淀积(AtmosphericPressureChemicalVaporDeposition，APCVD)、低压化学气相淀积(lowPressureChemicalVaporDeposition，LPCVD)和等离子体增强化学气相淀积(PlasmaEnhancedChemicalVaporDeposition，PECVD)等。

　　APCVD系统原理图如图2-1所示，其反应温度为600-1000℃。采用此法制备多晶硅薄膜时，硅片放置的数目受基座尺寸的限制；片间和片的均匀性受管气流、硅片放置位置、基座温度分布以及气相中反应剂的浓度变化的影响；由于反应原料的消耗，基座前后的淀积率会有差异；管壁上的杂质颗粒还会落到硅片上，造成薄膜的污染和生长缺陷。因此在LPCVD出现后，这种淀积方法逐步被取代。

　　word版本.

　　.

　　图2-1常压化学气相淀积（APCVD）设备示意图

　　LPCVD系统装置图如图2-2所示。其反应温度约为550-800℃。由于衬底硅片采用竖直方式放置在石英架上，因此产量显著增加，生长的薄膜的均匀性与衬底表面温度的均匀性直接相关。硅烷是LPCVD工艺中最常使用的反应气体，薄膜的淀积速率取决于反应气体压强、气流速率和淀积温度。LPCVD反应腔里的压强通常在13.3-266Pa，此条件下，气体传输速率较快，淀积速率主要取决于反应速率，受气体扩散速率的影响不大。而气体反应速率主要由温度决定，淀积速率随反应温度的升高而增加。而且，淀积温度还决定着生长薄膜的结构，因此淀积温度是LPCVD技术中最重要的工艺参数。淀积温度低于585℃时，生长的通常为非晶态膜；高于600℃时，生长的为多晶态膜。所生成的晶粒大小随淀积温度的升高而增大，表面处的晶粒大小随着膜厚的增加而线性地增大。该设备具有生长薄膜质量高、均匀性好（±3~5%）、台阶覆盖及一致性较好、针孔小、薄膜结构完整性优良。反应气体利用率高、成本低的优点。

　　图2-2低压化学气相淀积（LPCVD）设备示意图

　　word版本.

　　.

　　PECVD系统装置图如图2-3所示。该装置的外形与LPCVD类似。在低压条件（通常为2Torr）下，反应室平行排列的金属板电极间的气体在高频电场的作用下，生成非平衡等离子体。等离子体中的电子被电场加速，与反应分子发生碰撞，将其激活，使反应气体发生分解反应。此法的反应温度一般为300-500℃，可见用这种方法可以显著降低淀积时基体的温度，并且淀积速度快，成膜质量好、针孔少、不易龟裂。但其薄膜中氢的含量较高、晶态比（相对于LPCVD薄膜）较低、对后续的退火工艺要求较高，导致薄膜的压阻特性不如LPCVD薄膜稳定。因此，目前普遍采用LPCVD技术制作多晶硅压阻薄膜，商用多晶硅压阻式传感器几乎全部采用LPCVD的方法制造[33]。

　　图2-3等离子体增强化学气相淀积（PECVD）设备示意图

　　目前，LPCVD技术已经趋于成熟，国外的研究人员逐渐将研究热点集中在磁控溅射技术和热丝化学汽相淀积方法上。对于磁控溅射技术的研究，主要着重于通过调整工艺方法和控制工艺条件来提高磁控溅射多晶硅薄膜质量。2000年，Joo等人用离子磁控溅射法，在低温250℃和氩氢混合气氛下淀积了多晶硅膜，膜厚为200nm，晶粒大小为50～70nm[34]。近年来，国外又相继报道了脉冲直流磁控溅射和反应磁控溅射等技术[35-38]，都在不同程度上提高了多晶硅薄膜的质量。但是，这些技术还需要进一步完善，目前尚未在多晶硅压阻式压力传感器的制作中得到实际应用。

　　而热丝化学汽相淀积法是利用温度高达2000℃的钨丝使反应气体（如SiH4硅烷等）分解，生成的硅淀积在衬底上直接形成多晶硅薄膜。其淀积速度较快，对衬底温度要求不高，一般在175～400℃。但是这种方法制备的薄膜均匀性较差，而且晶粒度较小，应用受到很大限制。随着近些年的深入研究，有望使该工艺的重复性和稳定性达到要求[39-42]。不久的将来，HWCVD将是极具应用前景的低温淀积word版本.

　　.

　　技术。

　　2.1.2退火工艺

　　在多晶硅薄膜的制备工艺中，除了淀积技术的控制和改进，另一个亟待解决的问题是薄膜残余应力和应力梯度对薄膜特性的影响。这一问题一部分是由于衬底和薄膜材料间的晶格常数和热膨胀系数的失陪，一部分是由于淀积或热退火过程中掺杂对晶粒生长的影响[43]。而这些都取决于薄膜的微观结构。研究表明，在高温热退火工艺中促进多晶硅薄膜中的晶粒由柱状结构向等轴结构演化可以降低残余应力[44]。在退火过程中，晶粒之间无定形物质将发生再结晶。晶体形态物质具有比无定形物质更小的体积，因此材料的收缩效应使薄膜残余的压应力向应力转变。一般来说，具有最小应力梯度的微小应力的薄膜更适于MEMS器件的应用。

　　常用的退火方法有高温退火法、激光退火法和快速热退火法等。虽然这些工艺技术较为成熟，但都存在局限性。高温退火和快速热退火对退火温度要求较高，一般在900℃以上。激光退火技术是通过激光扫描完成薄膜退火，虽然可使衬底保持较低温度，但会引入局部应力，因此制作力学量传感器一般不采用激光退火技术。近年来，金属诱导晶化（metalinducedcrystallization，MIC）技术在世界围受到了普遍关注。掺入非晶硅（a-Si）中的金属元素，可减弱Si-Si键的强度或改变Si-Si键的结构，使非晶硅的晶化温度降低到500℃以下[45,46]。但是，MIC技术的缺点是薄膜易受金属元素污染，对此可采用金属诱导横向结晶（metalinducedlateralcrystallization，MILC）技术加以克服。在压阻特性方面，Li等人将经过MILC处理的PECVD多晶硅薄膜与LPCVD薄膜进行了比较发现，MILC薄膜的压阻灵敏度要高出LPCVD多晶硅薄膜的40%，同时温度影响还小于LPCVD多晶硅薄膜的40%[47]。由此可见，采用MILC技术可使多晶硅薄膜的压阻特性得到很大提高，应变系数可达到60[48]。

　　2.1.3掺杂工艺

　　多晶硅薄膜的掺杂工艺主要有：原位掺杂（insitudoping）、扩散掺杂（diffusiondoping）和离子注入掺杂（ion-implantationdoping）。原位掺杂难以控制掺杂浓度、重复性差，在制作压阻薄膜时应尽量避免使用此工艺。而扩散掺杂主要有替位式扩散和间隙式扩散两种。杂质通过替位式扩散的扩散速度慢、需要的扩散温度高，但是可精确控制p-n结的深度和掺杂浓度（需要控制温度精确至±1℃）；Si中硼、磷等杂质的扩散就属于替位式扩散。杂质的间隙式扩散的扩散速度很快，扩散温度较低一些。他们的扩散掺杂技术生产效率高、成本低，但掺杂均匀性差，一般也不采用；只有在制作重掺杂多晶硅压阻薄膜时才采用。

　　word版本.

　　.

　　离子注入技术又是近30年来在国际上蓬勃发展和广泛应用的一种材料表面改性高新技术。离子注入的方法就是在真空中、低温下，把杂质离子加速，获得很大动能的杂质离子即可以直接进入半导体中；同时也会在半导体中产生一些晶格缺陷，因此在离子注入后需用低温进行退火或激光退火来消除这些缺陷。虽然离子注入技术成本高，而且还需要后续的退火工艺来激活杂质，但可以精确控制杂质的总剂量，深度分布及面的均匀，而且温度低（可防止原来杂质的再扩散等），同时可实现自对准技术（以减小电容效应），工艺重复性好。因此，商用传感器大多采用离子注入技术来完成LPCVD多晶硅压阻薄膜的制备。

　　用PECVD的方法制成的多晶硅薄膜大多采用原位掺杂技术。用LPCVD技术制作多晶硅压阻薄膜时，为了同时保证薄膜结构和杂质分布的均匀一致，一般先淀积纯净的多晶硅薄膜之后再采用扩散或离子注入技术进行掺杂。

　　2.2多晶硅纳米薄膜的制备工艺

　　基于用LPCVD技术制备的薄膜具有生长质量高、均匀性好、台阶覆盖及一致性较好、针孔小、薄膜结构完整性优良，反应气体利用率高、成本低的优点。我们采用LPCVD的方法来制备多晶硅纳米薄膜。为了便于测试，首先要选择适当的衬底和绝缘层。对于衬底材料来说，单晶硅材料与多晶硅热形变失配较小，且具有良好的弹性、可加工性，以及与集成电路工艺的兼容性。基于上述优点，选用单晶硅片为衬底材料。而常用的绝缘层是氮化硅或二氧化硅，考虑到二氧化硅与衬底单晶硅机械性质相似，与衬底的应变一致性较好，而且工艺简单，故选取二氧化硅作为衬底和多晶硅纳米薄膜间的绝缘层。实验中，二氧化硅层通过热氧化的方法来生成，厚度为0.8-1μm，以确保绝缘强度。热氧化温度为1100℃，工艺过程为干氧+氢氧合成+干氧[49]。

　　2.2.1不同厚度的多晶硅纳米薄膜的制备

　　膜的厚度对多晶硅薄膜的结构有很大的影响，会导电学修正特性的不同。特别是对于多晶硅纳米薄膜来说，除了存在结构的变化还有小尺寸效应的影响，所以随着膜厚的不同，电学修正特性也会发生显著的变化。但是目前对多晶硅电学修正特性的研究成果还很少。为此本文首先制备不同膜厚的多晶硅纳米薄膜，用以研究膜厚对多晶硅纳米薄膜电学修正特性的影响。

　　在温度为620℃的条件下，用LPCVD的方法淀积膜厚分别为40、90、123、150nm的多晶硅薄膜样片，膜厚是用淀积时间来控制的，其工艺参数如表2-1所示，其中膜厚为40、90nm的多晶硅薄膜衬底为<100>晶向，单面抛光的4英寸硅片，片厚为490±10μm，表面氧化层厚度为0.86μm。膜厚为123、150nm的多晶word版本.

　　.

　　硅薄膜衬底为<100>晶向，单面抛光的4英寸硅片，片厚510±10μm，表面氧化层厚度1.0μm。对样片采用常规固态源扩散的方法，在1080℃、氮气流量2L/min的条件下进行硼掺杂，根据杂质在硅中的固溶度估算，掺杂浓度约为2.3×1020cm-3。

　　表2-1不同膜厚多晶硅薄膜的工艺参数

　　氧化

　　温度(℃)1100110011001100厚度

　　(μm)0.860.861.01.0温度(℃)620620620620多晶硅淀积

　　时间(min)35.57.510厚度(nm)4090123150温度

　　(℃)1080108010801080扩散

　　时间(min)5555气氛

　　O2+N2O2+N2O2+N2O2+N2杂质浓度(cm)2.3×12.3×12.3×12.3×120202020-32.2.2不同掺杂浓度的多晶硅纳米薄膜的制备

　　为了研究掺杂浓度对多晶硅纳米薄膜电学修正特性的影响，分别制作不同厚度的多晶硅纳米薄膜电阻。在厚度为510μm，晶向为<111>的硅圆片上进行热氧化，生长一层厚度为1μm的氧化层。然后，在620°C条件下，采用LPCVD工艺在衬底上淀积多晶硅纳米薄膜。反应气体为SiH4，流量为50ml/min，反应室气压控制在45~55Pa围。接着采用离子注入技术对样品进行了硼掺杂，离子注入剂量分别为2.3×1015cm-2，4.7×1015cm-2，8.2×1015cm-2注入能量为20eV。然后在氮气的环境中，1080℃的条件下，退火30分钟，得到掺杂浓度为2.0×1020cm-3，4.1×1020cm-3，7.1×1020cm-3的样品。样品的工艺参数如表2-2所示。

　　表2-2不同掺杂浓度多晶硅纳米薄膜的工艺参数

　　氧化

　　温度

　　(℃)110011001100厚度(μm)111多晶硅淀积

　　温度(℃)620620620厚度(nm)808080离子注入

　　能量(Kev)202020剂量

　　(cm)2.3×14.7×18.2×1151515-2退火

　　温度

　　(℃)108010801080时间(min)303030掺杂

　　(cm)2.0×14.1×17.1×1202020-32.2.3不同淀积温度下多晶硅纳米薄膜的制备

　　多晶硅的结构对其电学修正特性的影响非常显著，而淀积温度是决定低压化学气相淀积薄膜结构的关键参数。为了分析淀积温度对薄膜电学修正特性的影响，本文在不同温度下淀积了多晶硅纳米薄膜。以<111>晶向、510±10μm厚的四英寸单面抛光硅片为衬底，在其上热氧化生长1μm厚的SiO2层作为绝缘层，然后在580℃到670℃的淀积温度下用LPCVD工艺，淀积膜厚为80±3nm的多晶硅纳米薄word版本.

　　.

　　膜。当淀积温度在580℃到600℃时，多晶硅薄膜呈现非晶态（带有的少数晶核），在退火前要在氮气的环境中950℃的条件下保持30分钟使其重结晶。然后采用离子注入技术对样品进行了硼掺杂，离子注入剂量为2×1015cm-2，注入能量为20eV。然后在1080℃的氮气环境中退火30分钟，得到掺杂浓度为2.0×1020cm-3的样品。其具体的工艺参数如表2-3所示。

　　表2-3不同淀积温度多晶硅纳米薄膜的工艺参数

　　氧化

　　温

　　度

　　1100110011001100厚

　　度

　　1111多晶硅

　　淀积

　　退火

　　时

　　间

　　3030—

　　—

　　离子注入

　　能

　　量

　　20202020剂

　　量

　　(cm

　　15151515-2)退火

　　温

　　度

　　时

　　间

　　30303030掺杂

　　浓度

　　(cm)2.0×12.0×12.0×12.0×120202020-3温度

　　厚度

　　温度

　　(℃)(nm)(℃)58060062067080808080950950—

　　—

　　(℃)(μm)(min)(Kev)(℃)(min)2.3×110802.3×110802.3×110802.3×110802.3版图的设计

　　设计测试样品版图，首先要确定薄膜电阻的尺寸。电阻图形的尺寸是根据电阻阻值和电阻的方块电阻值设计的。其阻值的计算方法如公式（2-1）所示;R??LdW?R?L(2-W1)式中：ρ为电阻率，d为电阻厚度，R□=ρ/d为薄层电阻率，即方块电阻。L是电阻条的长度，W是电阻条的宽度，L/W是长宽比，即图形的方块数。因此，只要知道方块电阻，根据电阻大小计算出需要多少方块，再根据精度要求确定电阻条的宽度，就可以得到电阻条的长度。而薄膜电阻的宽度应根据流经电阻的最大电流决定，也就是说薄膜电阻的宽度W应由最大允许的功耗来决定，长度L由电阻值来确定[50]。参考单晶硅压阻元件电阻的允许功耗，设定薄膜的最大允许功耗PM=5×10-3W/μm2。而多晶硅纳米薄膜典型电阻率为ρ=0.05Ωcm，则在膜厚d为100nm条件下，方块电阻R□=ρ/d=5000多晶硅电阻单位面积功耗如公式(2-2)所示：

　　I2RI2?lI2R?P???2(2-ltltdtt2)将P=PM及方块电阻的典型值代入公式(2-2)，可得电阻单位宽度允许通过的最word版本.

　　.

　　大电流，如公式2-3所示：

　　PM15?10?3W/?m212IM?()?()2?0.3mA/?m(2-R?5000?3)由于实际测量电流不超过几毫安，显然只要薄膜电阻宽度W大于10μm就可满足式(2-3)的要求。为了便于加工和安全起见，在设计测试样品时取W=100μm。考虑到多晶硅薄膜方块电阻较高，则薄膜电阻的长度不宜过长，以免电阻值过大，影响测量精度，降低测量信噪比。为兼顾不同掺杂浓度的测试样品，选取三种长度：L=8W，L=2W，L=0.25W,即其长宽比（L/W）分别为8:1、2:1、1:4的电阻条。每个测试单元电阻条的版图如2-4所示。为了同时测量横向和纵向压阻效应，每个单元包含横向和纵向电阻，即两个互相垂直的电阻。

　　图2-4一个测试单元的版图

　　为了测量的方便，在一个测试样品上布置三个测试单元，也就是三组具有不同长度的薄膜电阻。版图具体结构如图2-5所示。

　　为了便于计算悬臂梁上的应变分布，在光刻时将版图中纵向电阻的方向与衬底的<110>晶向对准，这样最终制成沿<110>晶向的多晶硅悬梁测试样品，其长度为26mm，宽度为4mm。

　　word版本.

　　.

　　图2-5测试样品的版图

　　2.4薄膜电阻的制备工艺流程

　　要完成测试样品的制作主要是制作多晶硅薄膜电阻和铝电极，均采用微电子常规工艺完成。具体工艺流程为：硅片→热生长二氧化硅→用LPCVD淀积多晶硅薄膜→用离子注入的方式进行掺杂→用PECVD淀积二氧化硅→退火→腐蚀二氧化硅→光刻多晶硅→蒸铝→光刻铝引线→合金化→划片。

　　(1)选取单面抛光的单晶硅片作为衬底，厚500±10μm，其电阻率为2~4Ωcm。

　　(2)将硅片清洗干净，清洗的方法如下：先用超声波清洗机在甲苯溶液中超声10分钟，再用丙酮，乙醇分别超声8分钟，用去离子水反复清洗将其冲洗干净，然后用微电子专用的清洗液DZ1，DZ2进行清洗，最后用去离子水清除表面离子。把清洗干净的硅片，放在1100℃高温条件下热氧生长二氧化硅。其厚度根据淀积多晶硅纳米薄膜的厚度不同而有所差别。

　　(3)利用LPCVD在硅片正面淀积多晶硅纳米薄膜。用时间来控制淀积的厚度，根据设计方案分别沉积不同膜厚，不同淀积温度的多晶硅纳米薄膜。

　　(4)淀积二氧化硅：多晶硅纳米膜厚度很薄，离子注入时很容易注入过深，因此在多晶硅上淀积一层二氧化硅可以很好地控制注入深度，并且还可以作为多晶硅纳米膜的保护层，利用PECVD在硅片上淀积一层二氧化硅层，厚度为100nm；然后通过离子注入对多晶硅纳米膜进行硼掺杂。通过注入的能量来控制注入的深度，通过注入的剂量来控制掺杂的浓度。从而得到不同掺杂浓度的多晶硅纳米薄膜。

　　(5)退火：由于离子注入会引起晶格损伤，因此需要在1100℃的氮气氛围退火30min，以恢复晶格。其具体的工艺参数如表2-1，表2-2，表2-3所示。

　　word版本.

　　.

　　(6)腐蚀二氧化硅。腐蚀液是氢氟酸（63%）与水配比1：10。

　　(7)光刻多晶硅，版图如图2-4，图2-5所示。

　　(8)采用真空镀膜机镀铝，厚度约1.9μm。

　　(9)光刻铝引线，最后进行合金化，图2-6给出样品制备的工艺流程。

　　(10)划片，得到测试样品。

　　硅片

　　热氧化

　　二氧化硅

　　LPCVD多晶硅

　　离子注入

　　退火

　　二氧化硅

　　PECVD

　　掺杂

　　腐蚀二氧化硅

　　光刻多晶硅

　　蒸铝

　　划片

　　合金化

　　光刻铝引线

　　图2-6样品的工艺流程

　　其中光刻的具体步骤如下：

　　表面处理→预烘→涂胶→前烘→曝光→显影→坚膜→腐蚀→去胶

　　(1)表面处理：先用甲苯超声8分钟、再用丙酮和乙醇各超声5分钟、然后用去离子水反复清洗干净，再用用微电子专用清洗液DZ1，DZ2分别对硅片进行超声清洗，最后用去离子水将样品冲洗干净。

　　(2)预烘：主要是防止表面脱水浮胶，应先预烘20min。

　　(3)涂胶：用旋转法涂胶，将硅片粘到涂胶机吸附台上，滴适量正光刻胶，在3000r/min左右的转速下，旋转1min30s左右。

　　(4)前烘：涂胶后为使胶膜溶剂挥发干燥，部分去除光刻胶的有机溶剂，使光刻胶具有一定的硬度，便于后面的曝光和显影，用烘箱在90℃烘烤约20min。

　　(5)曝光：该工艺是光刻工艺的关键工序，工艺上要保证对版准确，曝光时间恰当。曝光时间由光源、光刻胶和曝光方式决定。本试验在功率80W的条件下，曝光2min左右。

　　(6)显影：曝光后的胶膜经过显影才能显现图形。光刻胶不同，显影液不同。由于采用正胶，实验用0.5%的NaOH作为显影液。要控制好显影时间，因为如果显影时间过长，正胶将会溶于NaOH显影液。

　　word版本.

　　.

　　(7)坚膜：又叫后烘，是为了去除由于显影液的浸泡而引起的胶膜软化、溶胀现象，能使胶膜坚固，抗腐蚀能力增强。实验中用烘箱在90℃烘烤约20min。

　　(8)腐蚀：根据实验室条件采用湿法腐蚀，在HNO3（63%）：HAc（99.0%）：HF（40%）=4：1：1的腐蚀液中腐蚀掉电阻条以外的多晶硅薄膜。其中HF主要是腐蚀掉二氧化硅，冰醋酸HAc主要起缓冲作用。对于高温扩散法掺硼的30~100nm厚的多晶硅薄膜，腐蚀时间为2~3s，虽然肉眼可观察到腐蚀终点，但只有熟练操作后才能很好地控制。

　　通过上述的工艺可以完成多晶硅纳米薄膜的制作，再经过合金化，划片制成悬臂梁样品，就可以进行多晶硅纳米薄膜电学修正特性的测试了。但在划片时应注意：划片方向应取光刻薄膜电阻时所选取的纵向电阻所对应的<110>晶向。测试样品的照片如图2-7所示。

　　图2-7测试样品的照片

　　2.5本章小结

　　本章介绍了制备多晶硅纳米薄膜的基本工艺，并进行了比较，选取了合适的制备方案，制定了详细的工艺流程，绘制了测试样品的版图，制备了不同膜厚，不同掺杂浓度，不同淀积温度下的多晶硅纳米薄膜的样品。为测试多晶硅纳米薄膜电学修正特性提供了必要的实验样品。

　　word版本.

　　.

　　第3章

　　多晶硅纳米薄膜微观结构的表征与测试方法的研究

　　多晶硅的微观结构直接影响着多晶硅纳米薄膜电阻的特性，包括电阻率，载流子迁移速率等。因此为了更好的研究多晶硅纳米薄膜，我们要对其微观结构进行测试。本章主要利用扫描电镜（scanningelectronmicroscope，SEM），X射线衍射（X-raydiffraction，XRD）和透射电子显微镜（transmissionelectronmicroscope，TEM）对制作的测试样品的微观结构进行表征，并对测试结果进行分析。然后介绍多晶硅纳米薄膜电学修正，压阻特性，以及温度特性的测试方法，以便测试多晶硅纳米薄膜电学修正特性对温度特性以及压阻特性的影响

　　3.1多晶硅纳米薄膜的微观表征

　　3.1.1不同厚度多晶硅纳米薄膜的微观表征

　　对不同膜厚的多晶硅纳米薄膜的微观结构用SEM和XRD的图谱进行观察。图3-1显示了不同厚度下多晶硅纳米薄膜的SEM照片。其中图(a)是膜厚为40nm多晶硅纳米薄膜的SEM照片，(b)是膜厚为90nm多晶硅纳米薄膜的SEM照片，(c)是膜厚为123nm多晶硅纳米薄膜的SEM照片，(d)是膜厚为150nm多晶硅纳米薄膜的SEM照片。图中晶粒之间的深色区域为晶粒间界，其中含有大量的无定形态物质。从图中我们可以看出，薄膜中晶粒大小均匀，表面平整，膜厚为40nm多晶硅纳米薄膜的晶粒尺寸为29nm，膜厚为90nm多晶硅纳米薄膜的晶粒尺寸为32nm，膜厚为123nm多晶硅纳米薄膜的晶粒尺寸48nm，厚为150nm多晶硅纳米薄膜的晶粒尺寸为57nm。从中我们可以发现随着多晶硅纳米薄膜厚度的增加，其晶粒尺寸逐渐增大，这说明薄膜的结晶度也在逐渐提高。可见膜厚对多晶硅纳米薄膜结构的影响比较显著。

　　图3-2给出了不同厚度多晶硅薄膜的XRD图谱。图中，40nm、90nm厚的样品具有很高的<400>衍射峰对应于衬底的<100>晶向，而123nm、150nm厚的样品的<111>衍射峰对应于衬底<111>晶向。对于90、123、150nm厚的多晶硅薄膜，XRD谱中均出现了<220>多晶硅特征衍射峰；而对于123、150nm厚的样品，甚至出现了微弱的<400>、<331>衍射峰。这说明，随着膜厚的增加，这些样品的结晶度进一步提高，出现了更多的优选生长晶向。但需要注意的是，40nm厚样品的XRD图谱中，除了<111>衍射峰之外，还出现了特殊的<201>衍射峰。这一衍射峰并不是word版本.

　　.

　　多晶硅的特征衍射峰。根据文献报道[51]，该衍射峰出现在纳晶硅薄膜中。因此，可以认为，40nm厚的薄膜已经具有纳晶硅的结构特征。

　　a)40nmb)90nm

　　c)123nmd)150nm图3-1不同膜厚多晶硅纳米薄膜的SEM照片

　　图3-2不同膜厚的多晶硅纳米薄膜XRD图谱

　　word版本.

　　.

　　3.1.2不同掺杂浓度多晶硅纳米薄膜的微观表征

　　对于不同浓度的多晶硅纳米薄膜用TEM进行观察，发现掺杂浓度对多晶硅纳米薄膜的影响很小，几乎观察不到。其图如3-3所示，其中图(a)的掺杂浓度为2.0×1020cm-3，图(b)的掺杂浓度为4.1×1020cm-3，(c)的掺杂浓度为7.1×1020cm-3。从图中我们可以看到晶粒很均匀，表面平整，晶粒尺寸大约是32nm。为了分析晶粒的取向，用X射线衍射XRD进行分析。其图像如3-4所示。在XRD光谱中，可以观察到很强的<111>衍射峰对应于<111>硅衬底，而在别的晶向上却没有出现的衍射峰。这反映出多晶硅纳米薄膜的晶向是任意的，随机分布。可见掺杂浓度对晶粒尺寸的影响并不大。这可能是由于在制备多晶硅纳米薄膜时采用先淀积再掺杂的方法，而掺杂或退火的温度均低于多晶硅再结晶的温度。因此浓度对多晶硅的微观结构的影响并不大。

　　a)2.0×10cm20-3b)4.1×10cm

　　20-3c)2.0×10cm

　　图3-3不同掺杂浓度下多晶硅纳米薄膜TEM的照片

　　20-3word版本.

　　.

　　图3-4多晶硅纳米薄膜XRD图谱

　　3.1.3不同淀积温度多晶硅纳米薄膜的微观表征

　　为了观察不同淀积温度下多晶硅纳米薄膜的表面形貌，我们通过SEM照片进行分析。其照片如图3-5所示。从图中我们可以发现随着温度的升高晶粒的尺寸逐渐增大。对于淀积温度为淀积温度为580℃，600℃的多晶硅纳米薄膜，其晶粒是因重结晶而形成的，而对于淀积温度为620℃，670℃的多晶硅纳米薄膜，其晶粒是由直接结晶而的方式而形成的。从中我们还可以发现对于重结晶的和淀积温度为670℃的多晶硅纳米薄膜来说，其晶粒和晶粒间界并不明显。这些样品含有大量的非晶态。对于淀积温度为620℃的多晶硅纳米薄膜来说晶界明显，晶态较多。

　　图3-6是用XRD对不同淀积温度下多晶硅纳米薄膜进行分析的图谱。其中所有的<111>衍射峰都是对应于<111>硅衬底的。对于淀积温度为670℃的多晶硅纳米膜有很强的<110>衍射峰，这是由于晶粒的生长是沿着<110>晶向的。而其他淀积温度的多晶硅纳米薄膜的晶粒的生长方向是随机分布的，因此没有明显的衍射峰。而且我们还可以注意到，对于重结晶的和淀积温度为670℃的多晶硅纳米薄膜衍射峰都有一个很宽的围（2θ=85-100°)，因此证明了晶粒间界间非晶态的存在（对于淀积温度为620℃的多晶硅纳米的非晶态很少，因此没有显著的衍射峰）。重结晶的多晶硅纳米薄膜衍射峰的强度和衍射峰值比670℃直接结晶的多晶硅纳米薄膜大。这显示出重结晶的多晶硅纳米薄膜晶粒比直接结晶的小。而淀积温度为670℃的多晶硅纳米薄膜宽围的衍射峰是由于晶粒的定向生长而导致晶粒间界无序状态的增加。因此淀积温度对多晶硅有很大的影响。

　　word版本.

　　.

　　a)580℃b)600℃

　　c)620℃d)670℃

　　图3-5不同淀积温度下多晶硅纳米薄膜的SEM照片

　　图3-6不同淀积温度下多晶硅纳米薄膜XRD的图谱

　　word版本.

　　.

　　3.2多晶硅纳米薄的测试方法

　　3.2.1多晶硅纳米薄膜电学修正的测试方法

　　在测试电学修正特性过对多晶硅电阻条施加恒定的电流源来达到电学修正的目的。每次将一恒定电流施加到被测电阻上（电流源为KENWOODPW36-1.5ADP直流稳定电源），电流源的强度从0mA开始增加，每次增加3mA，当电阻值改变不大时，可每次增加5mA，直到电阻值达到理想的修正值或达到饱和电压36V为止。单次修正时间为30s，断电后，用Keithley2000数字万用表测量修正后的薄膜电阻值。

　　3.2.2温度特性的测试方法

　　把测试样品置放入DHG-9037A型电热干燥箱中，使温度误差控制在±0.5oC。用高温导线将薄膜电阻与外部的Keithley2000数字万用表相连，通过长支杆对电阻施加负载，测试负载前后薄膜电阻随温度变化的特性。实验时从室温开始测量(20oC)，每升高5oC测量一次电阻值，直到200oC为止。其装置如图3-7所示。

　　图3-7温度特性的测试装置

　　3.2.3压阻特性的测试方法

　　采用悬梁法对压阻特性进行测量。其装置如图3-8所示。通过在针尖施加不同的砝码来改变加在悬臂梁上的的压力，测出在施加应力前后的电阻值，从而计算薄膜电阻的相对变化量。图3-9为悬臂梁受力形变的示意图。从图中我们可以看到悬臂梁一端用夹子固定，另一端受到压力F的作用（F由砝码的大小来控word版本.

　　.

　　制），产生如图3-9所示的形变。其中l为悬臂梁的长度，b为宽度，t为厚度。距固定端x处的应变由公式(3-1)所示：

　　btY式中Y是氏弹性模量，σ(x)是一维应力分布，这样就可以求出具固定端x处的应变。其纵向，横向的应变因子分别由公式(3-2)，（3-3）所示：

　　Gl??Rl/Rl?(3-2)Gt??Rt/Rt?(3-3)?(x)??(l?x)2P(3-1)其中，Rl，Rt，分别为纵向电阻和横向电阻。△Rl，△Rt分别为纵向应力和横向应力所引起的电阻变化。这样就可以算出薄膜电阻的纵向，横向应变因子。而应变因子就是描述压阻效应的重要参数，他表示压阻材料在单位应变作用下电阻的相应变化。因此知道了应变因子也就可以描述压阻效应。

　　图3-8压阻特性的测试装置

　　word版本.

　　.

　　图3-9悬臂梁受力示意图

　　3.3本章小结

　　本章先用XRD，SEM，TEM对多晶硅纳米薄膜的微观结构进行了表征。从中我们可以看出掺杂浓度对多晶硅纳米薄膜的微观结构的影响并不大（掺杂和退火温度均低于多晶硅的再结晶温度），而膜厚和淀积温度对其影响十分明显。可见不同的膜厚，淀积温度，对薄膜的晶粒尺寸都有影响，而微观结构的改变又会对电学修正特性产生影响。因此结构的表征对下文分析电学修正特性对压阻特性以及温度特性影响很有必要。

　　word版本.

　　.

　　第4章

　　多晶硅纳米薄膜电学修正特性的测试结果与理论分析

　　多晶硅电阻有一种特殊的电学性质：当电流密度高于阈值时，其电阻稳定的减小。而当电流减小到阈值之下时，电阻就不再减小。用这种现象作为电学修正技术的基础，重掺杂的多晶硅电阻可以通过电学修正特性来改变电阻。为了更好的分析多晶硅的电学修正特性，在前人建立的模型基础上进一步完善，建立填隙原子空位（Interstitial-vacancy，IV）对模型，对多晶硅电学修正现象做一个更好的解释。因此，本章先介绍填隙原子空位对模型，然后通过实验给出多晶硅纳米薄膜电学修正与膜厚，掺杂浓度，淀积温度的关系，以及电学修正对压阻特性以及温度特性的影响，并用填隙原子空位对模型对其进行理论分析。

　　4.1填隙原子空位对模型的建立

　　4.1.1现有的多晶硅电学修正的理论模型

　　通过绪论的简单介绍，我们知道解释电学修正特性的模型目前主要有两种，下面加以分别介绍。

　　Amemiya等建立了在重掺杂多晶硅电阻中电流诱导电阻减小的基本机理的模型。他们认为：多晶硅由多层晶粒组成，当有大电流通过时，本身的晶层由于产生焦耳热而融化，在电流消失之后，这个融化的区域从表面向中心开始凝固。在凝固的过程中，像砷，磷，硼这样的杂质离子被分离出来，因为在硅中的杂质离子的分凝常数小于整体的分凝常数。这样，在凝固的过程中杂质原子向融化区域的中心聚集。如果传导率与杂质浓度成线性关系，杂质离子的重新分配将不会影响边界层总的电阻。但是在实际的边界层上，由于他们无定形的结构导致电阻率和杂质掺杂浓度不是线性的。因此杂质浓度的重新分配会导致电阻率的减小[18]。按照Amemiya的固化分凝理论，晶界杂质浓度局部升高，会使杂质的电离率下降，导致载流子浓度的下降。但是，实验结果表明，电学修正后，载流子浓度没有变化，迁移率随着薄膜电阻的减小而增加。这说明杂质的浓度分布并没有发生变化，而是晶界的陷阱散射中心减少了。而且，Mandurah的研究表明，杂质并不存在杂质分凝现象[52]。因此Amemiya的固化分凝理论，并不能很好地解释电学修正现象。

　　美国的Feldbaumer和Babcock用有限元分析法，模拟了多晶硅薄膜电阻电学word版本.

　　.

　　修正过程中的热学平衡过程。在Amemiya的理论分析的基础上，他们认为电学修正现象是晶界重结晶和杂质液相分凝两种机理共同作用的结果。首先，他们提出晶粒间界不是无定形Si层，而是不同晶向的晶粒之间充满缺陷的过渡区域，相当于一个载流子散射层。在电学修正过程中，高电阻率的晶粒间界分得绝大部分电压降，形成高电场。晶粒间界频繁的晶格振动引起晶界局部高温，当达到足够的焦耳热时，晶粒间的这层过渡区开始发生熔融。在停止修正晶界固化的过程中，晶粒对于晶粒间界的重结晶起到了“种晶”的作用。这种重结晶使晶粒的周期性有序结构向晶粒间界中心延展，使晶界减薄，从而导致电阻减小。而且这种电阻的减小是不可逆的。

　　其次，在固化过程中，由于杂质对液相熔融物具有亲和力，杂质会被拉向未固化的熔融中心，使杂质局部浓度增大。这种液相分凝不同于固相分凝。重新分布的杂质被重结晶后剩余的悬挂键占据，减少了间界中散射中心，使迁移率增加。但是这种杂质浓度的局部升高只是一个次要效应。液相分凝产生的电阻的减小是可逆的。虽然杂质的分凝会引起局部电阻增大，但是与陷阱散射中心的减少引起的迁移率的增加相比，并不显著。

　　然而，对于晶界重结晶来说，由于多晶硅的晶粒之间都是任意晶粒取向的，在固化重结晶过程中，晶粒的“重晶”作用不一定会提高晶界的过渡连续性；相反，由于晶粒间的晶向差异，可能会产生新的缺陷和位错，使载流子迁移率下降。而且，后来的实验表明，电学回复后的阻值有时会大于电阻修正前的初始值，这与作为主要机制的晶界重结晶是不可逆过程是矛盾的。再者，对于杂质液相分凝作用来说，杂质液相亲和力的作用应该不仅将晶界中的杂质抽向晶界中心，还会将固相晶粒中的杂质也拉向晶界，降低晶粒中的杂质浓度。晶界杂质浓度的局部升高同样会抑制杂质的离化，从而使整个多晶硅的载流子浓度降低。但是，这与修正后载流子浓度不变的实验结果也是矛盾的。

　　对于电阻回复过程的解释为：间界温度随回复电流升高，但不足以达到硅的熔化点。一旦焦耳热足够，在缺陷位置束缚较弱的分凝杂质原子可以逃离原来的位置，扩散到晶粒中去。分凝杂质的扩散逃逸，使晶界的电阻上升，从而使间界焦耳热进一步增加，使间界重新熔化，又发生了杂质向晶界的液相分凝。当电阻达到最大回复值时，杂质的扩散逃逸和液相分凝达到平衡。

　　但是，这两种模型都没有解释为什么在修正阶段，高于阈值的大电流密度可以使晶界发生熔融；而在回复阶段，同样高于阈值、仅低于前次修正电流密度的电流却不能使晶界熔融。此外，实验结果还表明，在掺杂浓度相同的情况下，杂质分别为磷（P）、砷（As）和硼（B）的多晶硅薄膜电学修正阈值电流密度的大小顺序为：IB

　　.

　　了IV对模型。用以解释多晶硅纳米薄膜电学修正的特性。

　　4.1.2填隙原子空位对模型的建立

　　多晶硅是由属性类似单晶的微小晶粒及其周围含有大量缺陷和悬挂键的晶粒间界构成的复杂Si材料。多晶硅的化学、力学以及电学特性主要取决于晶粒间界的性质。在Mandurah[53]、Kim[54]以及本课题的研究中，晶粒间界都被认为是接近无定形相的物质。其中的大量缺陷和悬挂键形成了高密度的载流子陷阱，严重影响着多晶硅的电学传输特性。

　　多晶硅纳米薄膜由于结晶不充分、晶粒细小，其晶粒间界的陷阱密度要比普通多晶硅薄膜高很多。此外，为了获得高掺杂浓度而采用的高剂量离子注入也会在晶粒和晶界中产生大量的晶格损伤，引入缺陷，加重材料的无定形化。尽管后期退火工艺可以部分消除这些注入缺陷，但是晶界中仍然存在着大量的无定形相物质。

　　Marques等人的研究已经证实，Si的无定形相可以由填隙原子-空位对（interstitial-vacancypair,IVpair）的积聚来模型化[55]。IV对作为一种基本的点缺陷，可以用来描述Si的无定形相。它可以看成由一个填隙原子和一个空位相互作用而成，虽然这种缺陷没有原子的缺失，但是在晶格中引入了无序态。

　　基于上述理解，在本课题中，多晶硅的晶粒间界被视为由大量IV对积聚而成的类无定形相物质，并建立了填隙原子-空位对（IV）模型。这一模型可以合理地解释多晶硅薄膜的电学修正及回复现象，图4-1给出了IV模型的原理示意图。本模型中，晶粒仍然被视为具有单晶属性，具有规则的晶格排布；晶粒间界被看作有无定形相物质构成。这些无定形相物质大体分为两类：无定形连续层（amorphouscontinuouslayers,a-layers）和无定形团块（amorphouspockets,a-pockets）。这两种无定形相物质都可以视为由IV对堆积而成，其中的每个IV对可以由与其相邻IV对的数量来进行局部表征。

　　在外界粒子轰击、高温、晶格形变等因素的影响下，IV对会按一定的几率产生或复合，与之相对应的物理过程就是Si的无定形化和重结晶。IV对的状态可以由邻近的IV对的数量进行描述。根据分子动力学计算，单个IV对的激活能为0.43eV。而晶态-无定形态的平面界面处，IV对再结晶的激活能为2.7eV[56]。因此，当邻近IV对的数量增加时，IV对的复合率会降低。

　　为了更形象地描述IV对再结晶过程，我们还可以引入配位数的概念，来解释IV的再结晶率。配位数就是晶格中与一个原子相距最近且距离相等的原子数目，即一个原子与周围直接接触的原子个数。它描述了晶格中原子的排列方式和紧密程度。因此，我们可以设包含在无定形原子阵列中的IV对（即完全被邻近IV对word版本.

　　.

　　包围的IV对）具有全IV配位数，其复合的激活能为5eV，这一数值与无定形Si中的形成晶核所需的激活能一致。由上面已知的晶态-无定形态平面界面处IV对复合的激活能为2.7eV，则该处的IV对的配位数就为全配位数的一半。由此，可以得出，具有中间值配位数的IV对复合所需的激活能可以由具有最低配位数的单个IV对、具有一半全配位数的界面IV对以及具有全配位数的IV对的激活能进行线性插值估计。

　　图4-1多晶硅晶粒间界的填隙原子-空位对模型

　　随着邻近IV对数量的减少，其复合几率会上升。由图4-1可以看出，晶粒间界处无定形连续层（a-layers）部的IV对具有全配位数，而晶粒-晶界界面处的IV对具有一半的全配位数。因此，界面处的IV的复合几率也更大。在有足够的外界能量输入晶界时，晶粒-晶界处的IV对最先发生复合。因为所有在晶粒-晶界平面界面处的IV对都具有相同的配位数（相邻IV对数目），所以它们具有相同的复合（再结晶）速率。当界面处的第一层IV对发生再结晶，将引起次层IV对配位数的降低，从而也发生再结晶，形成一种级联机制。这种机理使无定形连续层的再结晶逐层发生。

　　晶界中无定形团块与无定形连续层的再结晶机制十分相似。但是，无定形团块表层不规则的突起形状使该处IV对的配位数比晶粒-晶界界面处IV对的更低，因此无定形团块中IV的再结晶速率更快。

　　word版本.

　　.

　　4.2测试结果与理论分析

　　4.2.1膜厚对多晶硅薄膜电阻的电学修正特性的影响

　　根据第2章中制作的不同厚度的多晶硅纳米薄膜样品，和前面建立的IVD对模型，对其电学修正特性随膜厚的变化进行测试并进行理论分析。测试结果如图表4-1所示，从中我们可以看出随着膜的减小阈值电流密度降低，通过计算可得到表4-1所示的修正速度等。

　　表4-1不同膜厚下多晶硅纳米薄膜的电学特性

　　薄膜厚度

　　4090123150电阻率

　　1.73×10-23.15×10-24.01×10-34.83×10-3方块电阻

　　4.273.520.330.32阈值电流密度

　　JTH(105A·cm-2)0.800.502.242.98修正速率

　　rT(ppm/(A·cm-2))0.3361.4341.0060.613d（nm）

　　ρ（Ω·cm）

　　R□（kΩ/□)图4-2给出了不同膜厚下多晶硅薄膜电阻随电流的变化曲线。从中可以看出，当修正电流大于某一阈值时，修正后的电阻值将减小；并且，这一阻值在小于阈值的电流激励下是稳定不变的。随着修正电流的进一步增大，电阻值也将继续减小。这与多晶硅的电学修正现象相符合。此现象仅存在于高掺杂（掺杂浓度大于1×1020cm-3）的多晶硅材料中

　　图4-2不同膜厚下多晶硅纳米薄膜随电流变化的曲线

　　图4-3给出了阈值电流密度与膜厚关系。从中我们可以看出对于90~150nm厚word版本.

　　.

　　的多晶硅薄膜电阻，阈值电流密度随膜厚的增加而升高。而对于40~90nm厚的多晶硅纳米薄膜，阈值电流密度随着膜厚的增加而减小。图4-4给出了电学修正速率与膜厚的关系：在膜厚为90~150nm时，修正速率随着膜厚的增加而减小；而对于膜厚为40~90nm的薄膜，修正速率随着膜厚的增加而增大。

　　图4-3阈值电流密度随膜厚的变化关系

　　图4-4不同膜厚的多晶硅薄膜电阻的电学修正速率

　　由图4-3可知，对于90~150nm厚的样品，阈值电流密度随膜厚的增加而升高。这是由于晶粒间界/晶粒界面并不是突变界面，而是存在过渡区域。随着膜厚的减薄，薄膜结晶度不断降低，这个过渡区域也在加宽。这使过渡界面处的IV对复合能降低，宏观上表现为重结晶所需焦耳热减少，阈值电流密度降低。同时，word版本.

　　.

　　膜厚的减薄使晶粒尺寸减小，从而使晶界电阻率占薄膜电阻率的比重增加。这就使单位电流密度作用下，薄膜电阻率变化更明显，体现在电学修正速率增加。值得注意的是，40nm厚样品的测试结果有别于其他样品。这是由于40nm厚的多晶硅薄膜已具有纳晶硅的结构属性。在这种情况下，薄膜的结晶度有所提高，晶界/晶粒的过渡界面变窄，IV对复合能有所升高，使阈值电流密度有一定程度上升。而结晶度的改善也提高了样品的结构稳定性，因此单位电流密度激励下，电学修正速率有较大降低。

　　结果表明，薄膜的结晶度和晶粒尺寸是决定其电学修正特性的关键因素。提高结晶度，增大晶粒尺寸，可以提高阈值电流密度，降低修正速率。因此膜厚为90纳米的多晶硅纳米薄膜最适合用于电学修正。

　　4.2.2掺杂浓度对多晶硅薄膜电阻的电学修正特性的影响

　　根据第2章所制作的不同掺杂浓度的多晶硅纳米薄膜和前面建立的IV对模型，对多晶硅纳米薄膜电学修正特性随掺杂浓度变化的关系进行测试并对其进行理论分析。测试结果如表4-2所示。从中我们可以看出，随着掺杂浓度的升高，电阻率成指数降低。图4-5表示出在不同掺杂浓度下，多晶硅纳米薄膜电阻随修正电流的变化曲线，从中我们可以发现，随着掺杂浓度的减小，阈值电流也有所降低。图4-6是阈值电流随密度掺杂浓度的变化，及修正速率随掺杂浓度的变化曲线。

　　表4-2同掺杂浓度下多晶硅纳米薄膜的电学特性

　　掺杂浓度

　　(cm)2.0×14.1×17.1×1202020-3电阻率

　　（Ωcm）

　　3.55×11.00×10.86×1-2-2-2方块电阻

　　R□（kΩ/□)4.4361.2451.073修正精度

　　（%）

　　±0.459±0.333±0.156word版本.

　　.

　　图4-5不同掺杂浓度下电阻随修正电流的变化

　　从图4-6中我们可以看出，多晶硅纳米薄膜电阻的阈值电流密度的变化围是从4.25×104A/cm2到18.9×104A/cm2。而且对数坐标系中，阈值电流密度随着掺杂浓度的增加而线性的增加。在多晶硅纳米薄膜中注入的硼原子一部分进入晶粒间界（无定形区域），形成间隙式硼原子；同时另一部分注入的硼原子占据晶粒间界处的硅，形成替位式硼原子。占据硅的硼杂质不能消除IV对，相反，它可以抑制IV对的重新结合。随着掺杂浓度的提高，占据空位的硼原子在晶粒间界处的数量增加，导致IV对重新结合的激活能增加。因此，多晶硅纳米薄膜阈值电流密度随着掺杂浓度的增高而增大。另外，从图中还能看出多晶硅纳米薄膜电阻的修正速率随着掺杂浓度的升高成指数减小。这也可以证明替位式硼原子会影响IV对的重新结合，降低修正速率。

　　图4-6掺杂浓度与阈值电流密度及修正速率的关系曲线

　　word版本.

　　.

　　从表4-2中我们还可以发现修正精度随着掺杂浓度的增大而提高，但修正的速率却快速减小。提高掺杂浓度可以改善多晶硅纳米薄膜电阻的修正精度。调节掺杂浓度可以控制阈值电流密度，修正速率以及修正精度，它是一种有效的调节高掺杂的多晶硅纳米薄膜电阻的方法。而通过修正速度与阈值电流密度综合考虑可以看出掺杂浓度为3.0×103cm-3时最适合进行电学修正。

　　4.2.3淀积温度对多晶硅薄膜电阻的电学修正特性的影响

　　根据第2章制作多晶硅纳米薄膜样品和建立的IV对模型，对不同淀积温度下多晶硅纳米薄膜电阻的电学修正特性进行测试并对其进行理论分析。表4-3所示给出不同淀积温度下多晶硅薄膜电阻的一些电学特性。

　　表4-3不同淀积温度下多晶硅薄膜电阻率电学特性

　　薄膜厚度

　　d（nm）

　　80808080淀积温度

　　Td(℃)580600620670电阻率

　　ρ（Ω·cm）

　　5.20×12.59×13.55×14.90×1-2-2-2-2方块电阻

　　R□（kΩ/□)6.5063.2334.4360.608修正速率

　　rT(ppm/(A·cm))1.3120.3741.3090.349-2修正精度

　　（%）

　　±0.137±0.102±0.079±0.095通过分析数据得到硼掺杂的多晶硅纳米薄膜电学修正的特性，如图4-7，4-8所示。图4-7是不同淀积温度下电流密度与电阻的关系曲线，我们可以看出，当通过的电流密度高于某一阈值时，其电阻值会减小。当施加的电流密度再次低于该阈值时，电阻值停止减小。并且，只要后来施加的电流密度不高于该阈值，减小后的电阻值就不会变化。这就是多晶硅的电学修正现象。这种现象可以通过IV对的重新组合来解释。基于IV对模型，在晶界处的IV对，可以通过外加能量而复合，或由于晶格或掺杂原子振动而产生。当施加高于阈值电流密度的电流时，IV对的产生与复合共存。此时在高电阻系数的晶界处产生的焦耳热提供了足够的能量，导致IV对的复合。散射中心的减少，载流子迁移率的增加，导致电阻的下降。

　　word版本.

　　.

　　图4-7不同淀积温度下电流密度与电阻的关系曲线

　　为了进一步观察淀积温度与阈值电流密度的关系，绘制图4-8，从图中我们可以看出，在淀积温度为620℃时阈值电流密度最低。这是因为在淀积温度为580℃和600℃时多晶硅薄膜成非晶态，需进行了重结晶，而在淀积温度高于600℃时，多晶硅薄膜直接结晶。而直接结晶形成的多晶硅薄膜的电流密度高于重结晶的，这是由于重结晶形成了更多的无序晶粒，减少了界面处IV对的复合，降低了阈值电流密度。此外，重结晶或直接结晶的多晶硅纳米薄膜的阈值电流密度都随着淀积温度的增加而增加。淀积温度的提高，可以改善结晶状态，并且减小无定性区。因此，IV对复合的增强导致阈值电流的增加。

　　图4-8淀积温度与阈值电流的关系曲线

　　从表4-3中还显示了多晶硅纳米薄膜的电学修正速率和精度。用单位电流密度修正下电阻值的相对减小量来描述电学修正的效率，即修正速率。在线性修正区域，修正精度用实际电阻的修正值偏离拟合直线偏移量来表示。电学修正实验word版本.

　　.

　　显示出修正后的直接结晶的多晶硅薄膜电阻的稳定性高于重结晶的多晶硅薄膜。并且在620℃时，样品的非晶态达到最小值，电学修正的精度达到最高，也就指出通过优化淀积温度来减少非晶态可以提高多晶硅纳米薄膜电学修正的特性。因此在620℃时淀积，是最合适的淀积温度。

　　4.2.4电学修正对压阻特性以及温度特性的影响

　　通过第3章对压阻特性以及温度特性的测试方法，来测试电学修正对压阻特性以及温度特性的影响。应变因子是描述压阻效应的重要参数，因此对应变因子的测试也就是对压阻特性的测试。图4-9是应变因子随淀积温度变化的曲线，图4-10是不同淀积温度下应变因子随着电学修正的变化。

　　图4-9应变因子的变化量随淀积温度变化的曲线

　　图4-10不同淀积温度下应变因子随着电学修正的变化

　　word版本.

　　.

　　从图4-9，4-10可以看出，对于淀积温度为620℃的样品来说电学修正前后，其应变因子的变化比其他样品小很多。图4-11是应变因子的变化量（△GF/GF）随电学修正比率关系，其修正围是0~14%，修正精度是±0.5%。对于淀积温度为580℃和600℃的样品，存在着更多的无定形的小的晶粒，电流诱导重结晶减小了晶界的宽度，增大了通过晶界的隧道电流，增强了隧道压阻效应。随着修正比率的增大应变系数也不断提高。对于淀积温度为670℃的大晶粒样品来说，在晶界处散射中心的减少，使晶界的薄膜电阻率下降，并且应变系数的变化围可以被大的晶粒尺寸所忽视。这会引起，在较高的修正围，应变因子随着修正电阻的增加而下降。

　　图4-11不同淀积温度下电阻应变因子的变化随电学修正比率的变化关系

　　从上述的分析中我们可以发现，淀积温度为620℃多晶硅纳米薄膜比较特殊，电学修正对其应变因子的影响很小。下面分析淀积温度为620℃的多晶硅纳米薄膜电阻电学修正对温度特性以及压阻特性的影响。图4-12是淀积温度为620℃的多晶硅纳米薄膜电阻，电学修正对温度特性的影响。图4-13是淀积温度为620℃的多晶硅纳米薄膜电阻，电阻温度系数（temperaturecoefficientresistance，TCR）随电学修正比率的变化关系。

　　word版本.

　　.

　　图4-12在不同的修正比率下电阻随温度变化的曲线

　　图4-13电阻温度系数随电学修正比率的关系曲线

　　从图中我们可以看出，对于淀积温度为620℃的多晶硅纳米薄膜电阻，在电学修正围较小时，电阻温度系数随着修正比率的增加而增加。这是由于电流诱导重结晶减少了薄膜晶界的比例，晶粒的无定形区域呈现正的电阻温度系数。在电学修正围较高时，更深层的IV对复合使晶界的传导机制从定域态传导转化为广延态传导。这种广延态传导率的负电阻温度系数导致随着修正值的增高，电阻温度系数下降。图4-14是淀积温度为620℃的多晶硅纳米薄膜电阻，电学修正对应变因子的温度特性的影响。从图中我们可以发现随着修正比率的增加，应变因子随温度变化越明显。图4-15是淀积温度为620℃的多晶硅纳米薄膜电阻，电学修正与应变因子温度系数(temperaturecoefficientgaugefactor，TCGF)的关系曲线。从中我们可以看出随着电学修正的增大，TCGF也不断增大。

　　word版本.

　　.

　　图4-14应变因子与温度的变化关系

　　图4-15TCGF与电阻修正比率的关系曲线

　　4.3本章小结

　　本章先在前人的研究基础上建立了填隙原子空位对模型，用IV对模型可以合理的解释电学修正现象，然后对不同膜厚，不同掺杂浓度，不同淀积温度的薄膜进行电学修正的测试，并对其测试结果用IV对模型进行合理的分析，最后测试电学修正特性对压阻特性以及温度特性的影响，用IV对模型对其进行分析。找到合适的工艺参数，应用与压阻是压力传感器。

　　word版本.

篇三：研究多晶硅薄膜有什么意义

　　

　　多晶硅薄膜制备工艺与应用发展的现代研究

　　摘要

　　多晶硅薄膜在集成电路制造以及半导体器件制造等相关领域中有着非常广泛的应用价值，制备工艺近年来发展速度不断加快，使得多晶硅薄膜在相关行业领域中的应用前景更为广阔。本文即以化学气相沉积法为重点，针对多晶硅薄膜的制备工艺与反应原理进行了分析，并简要介绍了多晶硅薄膜的应用与发展前景，望能够引起业内有关人员的重视与关注。

　　关键词

　　多晶硅薄膜；制备工艺；应用；发展

　　多晶硅薄膜是一种以玻璃、廉价硅以及陶瓷等低成本衬底材料为基础，基于一定技术反应所制备形成的特殊薄膜材料。相较于单晶硅薄膜，多晶硅薄膜制备工艺更加简单，且与IC工艺的兼容性良好，因此在工艺制造领域中应用价值更为突出。本文即针对多晶硅薄膜制备工艺及其应用发展方向的相关问题进行逐一分析与论述。

　　1多晶硅薄膜制备工艺分析

　　目前技术条件支持下，针对多晶硅薄膜的制备工艺较多，如化学气相沉积法、磁控溅射法、真空蒸发法等，其中以化学气相沉积法应用较多。采用本方法制备多晶硅薄膜的基本原理为：气体可在等离子体增强沉积、催化以及热化学气相沉积等工艺条件下产生分解反应，进而形成多晶硅薄膜成品。目前，工业领域多借助于辉光放电电子或等离子体激发化学气相沉积反应，并经过迁移、脱氢等一系列过程，于衬底表面沉积形成多晶硅薄膜。此过程中，在辉光放电条件下，SiH4气体可以与设备中高能电子产生撞击，并导致气体产生分解反应，形成离子团，期间主要反应过程分别如下：

　　SiH4→SiH2+H2；

　　SiH4→SiH3+H2；

　　SiH4→Si+H2。

　　由于气体分子与离子团自由行程低于反应腔室内的尺寸大小，因此在气体分解反应过程中分子会沿衬底方向扩散，导致离子团与分子产生撞击，期间主要反应过程分别如下：

　　SiH2++SiH4→Si2H6；

　　Si2H6++SiH2→Si3H8。

　　在化学气相沉积反应工艺腔室内，受分解反应影响，各离子团相互之间不断进行碰撞与扩散，导致浓度以及反应活性不同的离子团均沉积至衬底底部，但由

篇四：研究多晶硅薄膜有什么意义

　　

　　多晶硅纳米薄膜压力传感器设计及其性能研究

　　【摘要】多晶硅纳米薄膜重掺杂下具有优越压阻特性。利用有限元分析法，分析传感器弹性膜片应变分布。根据多晶硅纳米薄膜电阻率较高特性设计正方形压敏电阻。利用低压化学气相淀积法制备多晶硅纳米薄膜，且硅片在各向异性腐蚀液中形成硅杯结构并制成多晶硅纳米薄膜压力传感器。针对传感器静态性能测试，0-6MPa量程范围内传感器灵敏度达112.86mV/Mpa,测试表明，该多晶硅纳米膜压力传感器达到设计要求。

　　【关键词】多晶硅纳米薄膜；压力传感器；性能分析

　　引言：50年代，研究人员发现单晶硅压阻特性优于金属，并将单晶硅广泛应用于压力传感器制作。传统单晶硅压感器采用pn结隔离，70年代开始提出利用多晶硅制作压力传感器，因其较好灵敏度与成熟工艺等优点广泛应用。目前,大部分多晶硅压力传感器以普通多晶硅薄膜为敏感元件，其晶粒度80mm以上，其压阻特性较差，大多数研究者采用提高晶粒度方法，改善其压阻特性。随纳米技术发展，研究人员发现多晶硅纳米薄膜在重掺杂下具有优越压阻特性，具有广阔应用前景。因此，研究设计多晶硅纳米薄膜压力传感器具有重要意义。

　　1.多晶硅纳米薄膜压力传感器设计研究

　　传感器技术是现代科技发展水平的重要标志，在工农业等各领域应用广泛。【扩散硅压阻式传感器存在工作范围小等不足1】。近年来，采用多晶硅薄膜制作应变电阻，是改善温度稳定性的主要技术途径，通常认为多晶硅薄膜越薄，其晶粒度越小。研究表明，膜厚度约100nm多晶硅薄膜在重掺杂下GF增大，具有显著隧道压阻效应，在保证较高应变因子下，温度系数可降低几倍，并对设计低温漂与低成本压力传感感器具有重要应用价值。

　　随微机械加工技术发展，多晶硅薄膜受到学术界广泛关注，各国研究者开始对多晶硅压阻特性进行研究。多晶硅薄膜特点体现在与衬底绝缘性好，与IC工艺兼容性强，可淀积在各种衬底上，其应变因子可达到单晶硅60%。多晶硅薄膜广泛应用于力学传感器研制，近年来对多晶硅薄膜工艺技术进行了多方面研究。压阻效应是广泛应用的传感器工作机理，即电阻受应力时会改变其电阻率。目前，压阻效应广泛运用于MEMS传感器中，主要有压力传感器、触觉传感器与检测机械结果完整性传感器等。70年代，国际上开始研究多晶硅压阻特性，随MEMS技【术兴起，多晶硅压阻特性研究得到迅速发展2】。例如，研究者通过改进薄膜工艺提高晶粒度，进而改善多晶硅薄膜压阻特性。80年代，国内开始探究多晶硅压阻特性，使多晶硅压力传感器得到进一步应用，如八五期间我国设立了研究多晶硅压阻特性的科技攻关项目，国内许多高校取得了丰硕成果。

　　半导体材料优良压阻特性是构成压阻式压力传感器的基础，当前压力传感器普遍采用P型电阻条，通过敏感元件建立应力分布，在应变处P型电阻条产生电阻变化，在外加激励下可通过测量压敏电阻变化进而测量施加应力大小，可实现应力与应变转换为电阻改变量。MEMS由集成电路工艺技术发展，研究者利用集成【电路工艺技术制备MEMS器件，促使表面微加工技术迅速发展3】。1980年，微机械技术领域研究者以单晶硅衬底制备了多晶硅薄膜材料，并将其广泛应用于集成电路的晶体管栅电极制作中。20世纪末，Kurt等研发了薄膜型硅微加工压力传感器，当薄膜发生形变时可用压阻器检测应力，该传感器具有体积小、易集成、成本低及工作稳定可靠等优点。

　　制作多晶硅薄膜常用方法有化学气相淀积等，化学气相淀积制备多晶硅薄膜方式有常压CVD(APVCD)，低压CVD(LPCVD)等。APVCD法薄膜生产效率低，LPCVD法为微电子行业标准工艺，具有很高薄膜一致性。PECVD技术成熟，但晶态比较低，导致薄膜压阻特性较低。半导体压力传感器分为单晶硅压力传感器与多晶硅压力传感器等。扩散硅压力传感器工艺程度相对简单，但高温特性不佳，多晶硅压力传感器高温特性好，SOI压力传感器灵敏度高，因此研制出灵敏度高且具有良好温度特性的压力传感器是目前面临的难题。

　　2.多晶硅纳米薄膜压力传感器设计分析

　　晶体在自由平衡状态下，其电阻R=电阻率ρ×晶体长度L/截面面积A，晶体轴向受拉应力作用时其截面积缩小，使能谷发生移动，其电阻变化率△R/R=ε(1+2v)+△ρ/ρ，该阻值变化主要是由多晶硅的压阻效应引起。多晶硅纳米薄膜面上电阻条沿主晶轴方向分布，其电阻率的变化率为△ρ/ρ=π11σ1+π12σt=1/2π44（σ1-σ2），σt为垂直于电阻条横向应力，σ1为电阻条纵向应【力,π12,π11,π44为纵横向与剪切压阻系数4】。

　　本研究采用纳米硅薄膜为传感器敏感元件材料，纳米硅薄膜晶态压力灵敏系数是单晶硅6倍，因此采用纳米硅薄膜为传感器敏感原件材料具有更大阻值变化，为设计超微压力传感器提供了新思路。通过增强等离子化学沉积法制备纳米硅薄膜，并采用硅微加工工艺与无应力封装工艺制作了超微压力传感器。压阻式压力传感器提供恒流源与恒压源两种电路方式，压阻式传感器由单臂全半桥方式，采用全桥方式可减小零点温度漂移。通过使用与初始阻值相同的4个力敏电阻，构建电桥平衡，其输出电压V0=R1R4-R2R3/(R1+R2+R3+R4)I0，并在膜片中央与边缘区域放置4个力敏电阻，当中央位置处两个力敏电阻受外部压力作用时，电桥失去平衡，此时可得到最大输出电压。通过外部压力作用后，4个力敏电阻变化量关系为△R1=-△R2=-△R3=△R4，此时传感器输出电压Vp可达到最大值。

　　设计传感器结构时，采用减小薄膜厚度方法提高传感器压阻效应，但会致薄膜制作工艺难度加大，当薄膜弯曲度大于厚度0.3倍为大挠度非线性弯曲，此时传感器非线性度增加，因此对传感器薄膜结构改进十分必要。根据薄膜优点设计【双岛梁膜结构，受压力作用时可减小膜片弯曲变形5】。膜片正面制成梁，梁膜既有很好应力集中效果，也具有双岛平膜结构线性度好等优点。在封接时采用高压静电法，硅膜很薄时出现双岛吸附到玻璃基片表面现象，致使双岛不能恢复到原来形状。因此，为解决此问题，引入大小岛结构设计，小岛设计可避免吸附现象发生。设计采用方形芯片结构，建立模型尺寸，敏感膜片为3mm×3mm×10μm,大岛尺寸为600μm×600μm×80μm,总体尺寸4mm×4mm×258μm。

　　为了解双岛梁芯片膜应力分布，实现电阻条最佳放置，分析在工作压力下线性度情况。膜片采用Shell63单元，限制地面自由度，定义路径从(-1.5,0.258,0)到(1.5,0.258,0)，中央与两边沟槽处纵横向应力及总体应力达到

　　极值。距离中央沟槽100μm处纵横应力差绝对值达0.6MPa，引起4个电阻变化值△R大致相等，分析找到电阻条最佳放置位置。通过对模型施加0-6Mpa工作压力，发现随着工作压力增大应力线性良好，当对模型施加过载压力20Mpa,30Mpa,50Mpa时，分析发现在工作压力高于量程时传感器线性度下降，但传感器表面只出现小挠度变形，说明该传感器抗过载能力强。

　　结语

　　本文利用多晶硅纳米薄膜良好压阻特性，设计超微压力传感器，同压力下输出电压更大，在设计结构中央沟槽处应力达到极值，构成惠斯通全桥，随工作压力增大传感器线性度良好。过载压力下为小挠度变形，该结构抗过载能力强。从硅杯设计、测温二极管设计及芯片制作等仿真结果表明，多晶硅纳米薄膜压阻式压感器具有与集成电路工艺兼容性好、应变灵敏度高及温度特性好等优点。多晶硅纳米薄膜压力传感器性能优良，有必要深入探索，未来建议试制包含肖特基二极管传感器芯片，在高灵敏度多晶硅纳米薄膜压力传感器结构方面进行创新研究。

　　参考文献

　　[1]袁方超.车用高温压力传感器的设计与分析[D].南京航空航天大学,2016.

　　[2]王健.基于牺牲层技术的多晶硅纳米膜压力传感器芯片[D].沈阳工业大学,2015.

　　[3]李玥.纳米硅薄膜晶体管压力传感器制作及特性研究[D].黑龙江大学,2013.

　　[4]季长红.超低温压力传感器的结构设计[D].中北大学,2012.

　　[5]孙瑞.100KPa多晶硅纳米膜压力芯片研究[D].沈阳工业大学,2011.