四阶锁相跳频源环路参数的准确设计与仿真

摘 要:锁相跳频源以其自身的性能优点,已经成为现代微波频率源的主要设计方案。针对目前流行的电荷泵锁相频率合成器芯片,提出一种根据环路带宽、相位裕量、鉴相频率泄漏抑制度等环路参数推导出的三阶环路滤波器准确设计方法,并给出了仿真流程。最后,用ADS软件仿真了一个S波段的锁相跳频源,验证了此方法的准确性。

关键词:锁相跳频源;环路带宽;相位裕量;环路滤波器;ADS

中图分类号:TN742文献标识码:A

文章编号:1004-373X(2010)05-022-03

Accurate Design and Simulation of Loop Parameters of Four-order

Charge Pump PLL Frequency Hopping Source

YOU Fabao,WANG Dong

(Xi′an Electronic Engineering Research Institute,Xi′an,710100,China)

Abstract:The PLL frequency hopping source has been the main design scheme of modern microwave frequency source,because of its performance advantage.An accurate design method of three order loop filter with simulation procedure is clearly introduced to simplify design process based on loop bandwidth,phase margin and spur attenuation for current charge pump PLL frequency synthesizer chip.Using simulation tool ADS,a simulation of S-band frequency hopping source is used to verify the accuracy of this method.

Keywords:PLL frequency hopping source;loop bandwidth;phase margin;loop filter;ADS

0 引 言

锁相(PLL)跳频源的低杂散特性是直接数字频率合成器(DDS)所无法比拟的一个优点。PLL跳频源的主要设计工作就是正确选择和设计环路滤波器,使跳频源指标在相位噪声、杂散抑制、跳频速度和稳定性等方面合理兼顾,实现综合性能最佳。目前,国内外已经发表了许多相关文献,对各种环路滤波器的设计进行了系统的分析与讨论。

由于有源环路滤波器与无源环路滤波器相比,不但增加相噪,复杂程度,还增加成本,故除了在特定必需的场合下,一般都用无源环路滤波器。通常大部分锁相环采用二阶低通滤波器,但是对于要求较高的锁相环跳频源选择更高阶的滤波器来进一步抑制频谱杂散是必要的,但是阶数的增加会使环路滤波器中元件参数值的确定更为复杂。

针对四阶锁相跳频源三阶环路滤波器的环路参数,进行了系统分析,提出了一种环路滤波器参数近似准确的设计方法,设计思路清晰,出发点明确,并且用ADS仿真了一个S波段的锁相跳频源验证了此方法的准确性。

1 环路滤波器设计的基本原理

在锁相环的设计中,一般根据输出频率范围选择合适的锁相环芯片和压控振荡器,根据频率步进确定分频比N和鉴相频率,综合考虑锁相环的锁定速度、主要相位噪声和杂散来源来确定滤波器的性能指标。

环路带宽:它是环路参数设计中最关键的参数,一般说来,与VCO的相位噪声、锁定时间和分辨率成反比;与参考频率、PFD/CP和LF相位噪声成正比。环路带宽越小,参考杂散越小,但跳频速度越慢;环路带宽越宽,跳频速度越快,但参考杂散越大,因此,必须对这种矛盾进行折衷。一个可行的方法是:选择环路带宽充分满足锁定时间的要求,并保证足够的相位裕量即可。在锁定时间要求不严的情况下,将晶振噪声与VCO噪声交点处的频率作为环路带宽。

相位裕量:它与系统的稳定度有关,是环路滤波器设计的重要参数。相位裕量选择得越低,系统越不稳定;相位裕量选择得越大,系统越稳定,但系统的阻尼振荡越小,即以增加锁定时间为代价。因此,要考虑适合的相位裕量,一般说40°~50°为最佳相位裕量。仿真表明,在48°时锁定最快,在50°时相位噪声最佳。

杂散抑制度:主要是指对杂散的衰减,用于二阶以上的环路滤波器的设计中,抑制度增大时,环路带宽减小,因此要合理折衷,当仍然达不到要求时,可以考虑用更高阶的环路滤波器。

在确定以上指标后,就可以进行滤波器的设计。

2 三阶环路滤波器分析

三阶环路滤波器如图1所示。它是在二阶滤波器后连接一个一阶RC低通滤波器。由于电流型电荷泵鉴频鉴相器作为该滤波器的输入,使PLL成为三阶二型环,其性能要优于电压型鉴相器采用有源滤波器的理想二阶环。其传递函数为:

F(s)=1+sT2sA0(1+sT1)(1+sT3)

=1+sT2s(A2s2+A1s+A0)

(1)

其中:

T2=R2C2(2)

A0=C1+C2+C3(3)

A1=A0(T3+T1)=

C2C3R2+C1C2R2+C1C3R3+C2C3R3(4)

A2=A0T3T1=C1C2C3R2R3(5)

相应的锁相跳频源的开环传递函数为:

H0(s)=KN1+sT2s2A0(1+sT1)(1+sT3)=

KN1+sT2s2(A2s2+A1s+A0)(6)

式中:K为环路总的增益;N为分频比,在环路参数的设计中可以选择最大和最小分频比的几何平均值。

图1 三阶无源环路滤波器

3 三阶环路滤波器参数设计

3.1 T2,A0,A1,A2值的确定

根据开环单位增益带宽ωp、相位冗余度φp,对鉴相频率ωr泄漏的抑制度Atten(单位:dB)确定T2,A0,A1,A2的值[4]。

将s=jω代入式(6)得:

H0(jω)=-KN1+jωT2ω2A0(1+jωT1)(1+jωT3)(7)

根据相位裕量φp的定义:

φp=180°+atctan(ωpT2)-

atctan(ωpT1)-atctan(ωpT3)(8)

对式(8)求导,令dφp/dωp=0

0=T2(1+ω2pT21)(1+ω2pT23)-T2(1+ω2pT22)•

(1+ω2pT23)-T3(1+ω2pT22)(1+ω2pT21)(9)

由于ω2pT1T31,略去高次项并引入修正因子γ得:

T2γω2p(T1+T3)(10)

γ数值的确定是一个设计、验证、修正、再设计、再验证的过程,在初次设计取1即可。

将式(10)代入式(8)得:

T1+T3sec(φp)-tan(φp)ωp(11)

选定滤波器对鉴相频率ωr泄漏的抑制度为Atten(单位:dB),由式(7)得:

H0(jω)ω=ωr=KN1+(ωrT2)2ω2rA01+(ωrT1)21+(ωrT3)2

KT2Nω3r1A0T1T3=10Atten/20(12)

A2=A0T1T3=KT2Nω3r10Atten/20(13)

下面确定参数A0,它是环路滤波器的总电容。

根据 H0(jωp)=1,由式(7)得:

H0(jω)ω=ωp=KN1+(ωpT2)2ω2pA01+(ωpT1)21+(ωpT3)2

=K1+(ωpT2)2Nω2p•

1A01+ω4p(T1T3)2+ω2p(T1+T3)2-2ω2pT1T3

=1(14)

整理得到关于A0的一元二次方程:

p1A20+p2A0+p3=0(15)

其中:p1=1+ω2p(T1+T3)2;p2=-2A2ω2p;p3=ω4pA22-K1+(ωpT2)2Nω2p2。

求解此一元二次方程取其最大正值为A0。

至此,环路滤波器的参数T2,A0,A1,A2全部确定。

3.2 环路滤波器元件参数值的确定

由T2,A0,A1,A2的值确定环路滤波器元件参数[5]C1,C2,C3,R2,R3的值。

滤波器元件的参数值要由方程(2)~(5)来确定,要由四个方程确定五个未知量,则必须确定一个参量,首先确定哪个未知数有很多种选择,但选择有一个原则,即保证最靠近压控振荡器的电容最大,这样可以减少压控振荡器电容对环路的影响,同时使R3比较小,减少电阻热噪声。基于上面这个原则,选取C1的值为需要预先确定的未知数,将这四个方程进行变换,得到式(16),C3是C1的函数:

C3=-T22C21+T2A1C1-A2A0T22C1-A2(16)

当C1取值时,C3的值为最大,因此C3对C1的导数为零,得到C1:

dC3dC1=C21-2A2T22C1+A2A1T32-A2A0T22C1-A2T222=0(17)

进而求出C1:

C1=A2T221+1+T2A2(T2A0-A1)(18)

确定C1后,进而确定其他的滤波器参数:

C3=-T22C21+T2A1C1-A2A0T22C1-A2(19)

C2=A0-C1-C2(20)

R2=T2/C2(21)

R3=A2C1C3T2(22)

这种设计方法保证能够非常精确地求出滤波器的参数值,同时也能够保证C3的值最大,R3的值最小。

3.3 环路滤波器设计流程

根据前面两小节环路滤波器参数设计的理论分析和推导,总结环路参数计算的流程如图2所示[5]。

图2 环路参数计算流程图

鉴于手工计算比较繁琐,根据前面分析的计算流程,编写了Matlab程序计算环路参数值。需要说明的是,对鉴相频率泄漏的抑制不能盲目取大。从Matlab仿真可知,在ωp,φp,ωr确定后,抑制过大,会使滤波器C3的计算值减小,甚至为负值,这是不允许的,因此需要在抑制度和能够接受的C3的最小值之间折衷,以减小VCO输入电容对环路的影响。一般原则是在C3的最小值达到要求的前提下使抑制度最大。若优化设计后抑制度仍然达不到设计要求,可以尝试采用更高阶的环路滤波器。

4 S波段锁相跳频源设计实例

S波段锁相跳频源技术指标如下:频率范围为1 930~2 030 MHz;频率间隔为5 MHz;输出功率大于-8 dBm;相位噪声小于-85 dBc@1 kHz。

选择ADI公司的ADF436O-2芯片为核心芯片。ADF436O-2内部集成了电荷泵鉴相器、R分频器、N分频器和压控振荡器。芯片内部集成压控振荡器能有效减少电路板带来的相位噪声和杂散信号,并且设计调试相对简单。

该实例选取ωp=2π×40×103 rad/s,鉴相频率泄漏衰减度取Atten=95 dB,相位裕量取50°。通过Matlab仿真计算得到环路滤波器的参数值;通过ADS软件进行仿真,得到此跳频源的实际环路带宽为39.81 kHz,相位裕量为49.5°,在鉴相频率处的衰减为95.5 dB,和设计目标值基本一致。锁相环路的开环幅频、相频特性曲线如图3所示。

图3 锁相环路开环幅频、相频响应曲线

进一步仿真得到:锁定速度在57 μs,精确到1 kHz;双边带相位噪声:-94.8 dBc@1 kHz,-94 dBc@10 kHz。如图4和图5所示。

图4 锁相跳频源跳频锁定时间仿真

图5 锁相跳频源相位噪声仿真

从理论分析和仿真结果来看,设计的锁相跳频源是成功的,能满足设计指标要求,可以进行实际的电路制作。

5 结 语

介绍了一种四阶锁相跳频源环路参数中相对准确的设计方法,设计思路清晰,出发点明确,应用Matlab仿真得到

元件参数值后并在ADS中验证了该方法的准确性,在锁相跳频源的工程设计中有着重要的指导意义。

参 考 文 献

[1]张厥胜,郑继禹,万心平.锁相技术[M].西安:西安电子科技大学出版社,2002.

[2]张涛,陈亮.电荷泵锁相环环路滤波器参数分析与设计[J].现代电子技术,2008,31(9):87-90.

[3]Banerjee D.PLL Performance,Simulation,and Design[M].Second Edition.2001.

[4]刘光祜.锁相跳频源的极值相位裕量设计法[J].电子科技大学学报,2001(6):551-554.

[5]项顺祥.S波段频率合成器的设计[D].西安:西北工业大学,2007.

[6]任鹏,周资伟,朱江.一种基于DDS和PLL技术本振源的设计与实现[J].现代电子技术,2009,32(9):178-180.

[7]朱庆福,习友宝,董利芳.基于DDS驱动PLL结构的宽带频率合成器设计[J].现代电子技术,2009,32(5):90-92.

推荐访问:环路 仿真 准确 参数 设计